基于FPGA控制的高速图像实时存储

在高速图像采集中,需要对采集的大量数据进行实时存储。介绍了一种基于FPGA控制的高速图像实时存储系统,该系统能在脱机方式下由FPGA直接控制IDE硬盘,实现高速图像的实时存储,并通过PCI接口对硬盘进行事后访问。目前,采用单硬盘时的记录速度可达到24 MB/s。     

基于FPGA的固态硬盘高速桥接算法及实现

为实现CCD相机高清图像数据的处理,设计了一种基于FPGA的高速桥接平台,提出硬件模块的实现方案.在FPGA内部,使用Verilog HDL对底层电路进行描述;详细阐述了基于FPGA的SATAⅡ接口管理实现方案,给出主机端上电初始化模块和设备端上电初始化模块的状态机设计;说明利用DRP (Dynamic Reconfiguration Port)使SATAⅡ接口向下兼容SATA工接口的实现方法,设计了速度协商状态机.最后在实验平台上通过板级调试,固态硬盘和主机成功通讯,满足SATAⅡ接口的速度要求,可以用作高清图像处理算法的移植平台.     

基于SATA1.0接口的高速图像传输系统设计

论文介绍了基于SATA1.0接口的高速图像传输系统。该系统使用Altera公司的CycloneEP1C6FPGA实现了包括图像格式变换、图像乒乓缓存和部分符合并行ATA-7协议的虚拟硬盘在内的三个主要功能。使用Marvell公司的88i8030芯片实现了并行ATA到SATA1.0协议的转换,并提供对外的SATA1.0接口。该图像传输系统从PC主机的角度看是一个未格式化的硬盘,编写应用软件读写该硬盘上指定区域的数据便可实现图像数据或系统状态信息的存取和对系统工作模式的配置。     

机载TDI CCD相机高速图像实时存储系统

介绍了用于一种机载TDI CCD相机的高速图像实时存储系统的设计方案。系统中CCD相机图像数据经过数据缓存器缓存后传递给DMA控制器,再经过SCSI协议控制器写入SCSI硬盘中。利用VHDL语言对FPGA芯片编程实现主控制器和DMA控制器功能,从而协调SCSI协议处理器实现数据的存储。经过实验验证,该系统能够满足机载TDI CCD相机的高速图像实时存储要求。     

基于FPGA的脱机IDE硬盘控制

在高速大容量图像、数据采集系统中,需要对采集的大量数据进行实时存储.文中介绍了一种专用的以FPGA控制的高速硬盘存储设备及其系统结构和设计方法.可以在脱离计算机操作平台或者通过USB接口与计算机操作平台相连接的情况下,实时地将高速数据存入IDE硬盘.     

基于FPGA的高速图像存储系统的设计

针对遥测试验中产生的高帧频、高分辨率的图像数据实时存储等问题,设计了一种高速图像存储系统。该系统以Spartan 6系列FPGA作为核心处理器,采集高速工业相机以base模式输出的像素数据,并对DDR3缓存时序进行优化,最后通过SATA2.0接口存入固态硬盘中。试验完成后,通过千兆以太网接口回读数据至上位机并进行显示。测试结果表明,该系统能够对71 f/s帧频、2048×1088像素的高速图像数据进行长时间可靠存储与显示,该设计有较高的移植性和应用价值。     

基于SATA硬盘和FPGA的高速数据采集存储系统

为解决现有采集存储系统不能同时满足高速率采集,大容量脱机且长时间持续存储的问题,设计了一种基于SATA硬盘和FPGA的数据采集和存储方案。本设计由AD9627转换芯片,Altera Cyclone系列FPGA,JM20330串并转换双向桥接芯片完成硬件架构,由Verilog HDL语言编程实现软件架构,直接使用FPGA编程实现数据的多通道分配和磁盘阵列控制,分时处理A/D芯片采集到的高速率大容系量数据,再由串并转换芯片将目标数据存入串口SATA硬盘。实验结果表明,在150 MHZ的采样频率下,设计前端对中频10 MHz、带宽10 MHz的线性调频信号进行高速数据采集,设计后端能将采得的高速并行数据进行脱机、高速的大容量数据存储。与以往数据采集存储统相比较,基于FPGA的SATA硬盘数据采集存储技术,缩短了专用SATA硬盘控制器的开发周期,减轻了系统内部的存储压力,提升了数据的存储速度,安全性和强抗干扰性,实现了长时间、大容量的数据存储。     

基于FPGA的硬盘控制与加密

本文介绍了硬盘接口和工作原理.提供了一种FPGA实现ATA协议的方式.并且对协议的时序进行了分析和实现.最后详细介绍了存储和加密两个模块的具体实现并且通过数据显示进行了验证.较之传统接口驱动设备,该方案中.硬盘初始化.存储.格式化等功能完全可以脱机使用;另外只需通过USB接口芯片与计算机的USB接口相连.就可以在计算机界面上完成读取.加密等功能.具有很强的实用性和灵活性.     

高帧频大面阵CCD相机大容量存储与高清显示系统

为了解决高帧频大面阵CCD相机图像数据量较大、存储实时性较低、高清图像显示中灰度级损失等问题,设计了一种大容量存储与高清显示系统.首先,结合高帧频大面阵CCD相机的特点,详细介绍了大容量存储与高清显示系统的组成;其次,为了满足面阵CCD相机高数据率的存储需求,对SATA硬盘Ultra DMA模式的读写方式进行了针对性的设计;然后,详细阐述了12 bit高清显示器DVI接口的设计;最后,对系统的存储速率进行了测试,并且对普通显示器和高清显示器显示的图像进行了比较.实验结果表明:系统在Ultra DMA模式下实际传输速率最高可以达到85Mb/s,12 bit高清显示器显示图像的对比度更强、层次更分明,提高了面阵CCD相机图像数据存储的实时性,同时保证了高灰度级图像的无损失显示.     

高速CCD图像采集存储系统的硬件设计

针对某高速CCD相机图像数据量大的特点,设计采用LVDS格式信号输出,转换成Camlink格式后实现海量数据的高速、稳定传输,提出了一种新型的高速数据采集存储系统的设计方案,该方案采用Fibre Channel接口硬盘实现对图像数据的高速存储,最高存储速度可达850 Mbyte/s,现已在CCD相机系统图像采集实验中得到应用.     

线阵CCD数据采集与存储

在各种高精度线阵CCD的应用中，对像元输出信号进行快速采样、存储是很重要的一部分内容。以高精度线阵CCD TCD1501D为例介绍了一种基于SOPC技术的线阵CCD数据采集与存储系统的实现方法。在Altera公司的Cyclone EP1C6Q240C8上实现了CCD的驱动电路和A／D采样控制电路，使用两个小容量的FIFO和DMA方法完成了A／D转换结果的快速存储。设计简单灵活、集成度高、占用CPU时间少。     

基于SATAⅡ协议的CRC32并行算法的研究

在介绍CRC校验原理和传统CRC32串行比特算法的基础上,由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求,完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件描述语言,对SATA协议中帧结构数据进行仿真,验证该CRC32并行算法能够满足SATA接口实时处理的要求。     

基于PowerPC的SATA固态硬盘存储阵列设计

设计了基于SATA接口的固态阵列存储系统。系统选用FPGA作为硬件平台,内嵌PPC440处理器作为处理单元,以SATA接口的固态硬盘阵列作为存储介质,并采用RAID0技术。该存储阵列系统具有海量、高带宽等特点。系统同时具有实时存储、传输和管理等功能,并可脱机运行。     

基于FPGA的SATA硬盘加解密控制器设计

随着信息时代的到来,数据存储和保护的需求与日俱增,如何有效实现对硬盘数据的加密保护成为一个重要的课题。文章首先分析了目前常用的硬盘数据加密方法,并在比较各种加密方案的基础上给出了基于FPGA的SATA硬盘加解密控制器设计方案。基于SATA2．0接口的广泛应用性,文章接着介绍了SATA的体系结构,并由此给出了系统的总体设计构架和详细设计方案。本控制器采用Synopsys公司的SATAVIP辅助验证,测试平台为Xilinx ML505开发板,并采用Xilinx公司的Virtex5FPGA作为最终实现,测试结果表明能够正确有效地实现硬盘数据的加解密工作。在SATA加解密控制器设计与实现方面的研究成果,具有通用性、可移植性,有一定的理论及经济价值。     

基于SOPC的实时图像存储系统的设计

基于目前实时图像存储的解决方案研究的现状与发展趋势,本文研究了基于SOPC技术的实时图像存储设计方案。使用ALTERA公司的NiosII软核处理器作为总控制器,采用CCD传感器加ADV7181B视频解码芯片进行实时图像数据采集,SDRAM用来存放实时图像数据与程序,VGA控制器控制实时图像显示。     

A mask-programmable CCD digital memory

A mask-programmable digital CCD memory circuit has been designed, fabricated, and tested. This circuit uses a special, double implantation of impurities of opposite types into the region underneath selected storage electrodes to achieve nonvolatility. A 54-bit CCD, fabricated using standard p-channel MOS technology, was used to demonstrate restoration of lost data.     

A processor for pulse-Doppler radar

Methods are presented for combining charge-coupled device (CCD) and surface acoustic wave (SAW) techniques to advantage for processing coherent radar signals in order to extract target range and velocity information. Experiments have validated a scheme of combined discrete CCD's to form an analog store with orthogonal input and output sequencing, feeding time-compressed data to a SAW spectrum analyzer. A design for an integrated CCD store is presented.