PSpice子电路模型的创建

对于常用的电路单元以及集成电路新产品，建立一个子电路模型，并作为一个器件添加到PSpice模型库中，就可以使电路系统设计人员非常方便地使用这些产品。文章在介绍Pspice模型库中子电路描述语句的基础上，针对两种不同类型的子电路，介绍了建立子电路模型的方法，并指出了调用新建子电路模型时必须注意的问题。     

一种1.25 Gbps CMOS以太网串并/并串转换电路

用0．35μm CMOS工艺实现了单芯片1．25Gbps千兆以太网串并／并串转换电路。该电路兼容ANSI的光纤信道物理层标准(FC-0)。与同类电路相比，其核心单元—并串转换电路和串并转换电路—具有结构简单、面积小的优点[1，2]，其高速串行数据随机抖功只有同类电路的一半。另外，电路中还集成了锁相环环路滤波电容。     

砷化镓单电源电路研究

本文对BFL单元电路进行了改进，首次提出一种新型的GaAs单电源单元电路，并研究了该单元电路与SiTTL电路的接口电路，实验结果表明该单元电路的设计是可行的，适合于制作中、小规模集成电路．     

高速动态电路设计

本文介绍、分析了动态电路（Domino电路）的基本原理和特点，并提出了一整套在加法器进位链中应用动态电路的具体电路。     

专用可编程语音编码电路的设计与实现

在人工电子耳蜗系统中，专用可编程语音编码电路实现将语音特征信息包容错编码为传输脉冲，并按要求的传输格式发送编码脉冲。电路独立的指令系统保证了电路能够灵活实现系统所需的各种数据传送格式。电路的容错编码能力保证了传输数据有较强的抗干扰能力。本文介绍了该电路的功能、电路的指令集设计、电路结构和逻辑设计方法以及电路的版图设计过程，并讨论了电路芯片的测试结果。电路版图面积为４．５ｍｍ×４．５ｍｍ，包含１０００个等效门及４３个引脚。     

整数阶电路定理到分数阶电路推广及分析

近几十年来，对分数阶电路的研究逐渐深入，但对其中电路定理的分析较少，因此针对分数阶电路需要进一步探究其规律，将一些经典的电路定理推广到分数阶电路中，使得在以后的分析过程中能直接使用。在整数阶电路定理的基础上，运用基尔霍夫定律在分数阶电路中证明了叠加定理、替代定理、等效电源定理和互易定理，并进行了应用分析。     

一种用于千兆以太网发接器的高速串-并转换电路

高速串—并转换电路是数字基带传输系统中的重要单元。在对几种常见串—并转换电路的结构和性能进行比较的基础上，利用动态D触发器实现了一种简单实用的结构，并用它设计了适用于十兆以太网发接器的串—并转换电路。同时，对电路中可能存在的问题，如时钟信号的分布，以及动态单元的电荷泄漏，进行了讨论。     

800V集成高压电源模块的设计

本文介绍了一种利用倍压变换电路实现高压输出的设计方法，重点介绍了倍压变换电路中主电路、控制电路和变压器的设计，以及高压电阻的制作，并给出了产品设计结果。     

GaAs数字电路输入输出接口电路的设计

本文讨论了ＧａＡｓ电路和ＳｉＥＣＬ电路的输入输出接口问题，对ＧａＡｓ电路中ＢＦＬ、ＤＣＦＬ、ＳＤＦＬ等电路形式的典型输入输出接口电路进行了分析研究，用电路模拟程序计算并给出了ＢＦＬ输入输出接口电路的转移特性曲线。     

CMOS宽带互导器及高Q值VHF选频电路

本文详细论述了一种可以有多输入的ＣＭＯＳ宽带互导（ＷＢＴＣ）电路，该电路具有线性，频率响应好的特点。利用该电路可以构成高Ｑ值的ＶＨＦ可调谐选频电路，文章中给出并详细分析了具体电路，最后是计算机仿真的结果。     

基于DSRC协议的5.8 GHz收发电路设计与实现

提出了一种应用于专用短程通信(DSRC)协议的5.8 GHz收发电路的设计方案,给出了5.8 GHz收发电路的硬件设计方法,包括检波电路、接收电路、唤醒电路和发射电路的设计,最后列出了射频前端的测试方法。测试结果表明,该5.8 GHz收发电路的设计完全符合DSRC协议国家标准,并且验证了该设计方案的可行性与成功性,该系统性能稳定、实用性强,具有很好的市场推广价值。     

自由振动压电振子的一种复参数等效电路

将复数概念引入到等效电路元件参数中,并以自由振动压电振子的一种常用振动模——纵向长度伸缩振动模为例,给出了一种复参数等效电路,并推导了等效电路参数与压电材料参数之间相互关系。等效电路元件参数的虚部表示压电振子机械、介电、及压电损耗。给出了由复参数等效电路模型作出的阻抗圆图与由振动理论给出的阻抗圆图以及由传统模型所作出的阻抗圆图。结果表明,新的复参数模型优于传统模型,是一种精确的等效电路。     

CMOS掉电检测及保护电路设计

本文设计了一款电源电压检测保护电路,该电路由电阻分压电路、带隙基准电路、高精度比较器和输出缓冲电路组成。详细说明了各部分的电路及版图设计,并给出Spectre仿真结果。该电路采用SMIC 0.18μm混合信号工艺实现。电路结构简单,易于实现,可集成在单片机内部,提高单片机的可靠性。     

基于电子电路故障的诊断基本技术

电子电路是由具有特定功能的电子元器件组合成的,在电子电路中每个元器件都具备自己特定的作用。一旦某个元件发生损坏,电子电路的功能一定会受到影响,发生变化。这种电路系统丧失规定的功能的现象就被称之为电路故障。本文通过电子电路故障类型的分类着手,进而分析了电子电路故障诊断的基本技术,接着阐述了模拟电路诊断的方法,进而了解了数字电路故障测试的基本技术。希望这一项研究对今后这一课题的研究有借鉴价值和参考作用。     

基于有效布尔矩阵的线性最近邻量子电路综合?

量子电路要求满足最近邻约束，只允许在相邻的量子位之间交互，线性量子电路是量子电路的一个重要部分。研究了表示线性最近邻量子电路的布尔矩阵有效性的快速判定方法，时间复杂度从n!(n-1)变为O(n2)。提出了基于有效布尔矩阵的大规模线性最近邻量子电路的并行综合算法，对128线的任意线性最近邻量子电路在不到10 s内完成了电路综合。提出的并行方法不仅保证了精度，也大大减少了量子电路的综合时间，扩大了求解电路的规模。     

一种基于厚膜工艺的电路版图设计

在电子线路版图设计中,通常采用印刷线路板技术。如果结合厚膜工艺技术,可以实现元器件数目繁多,电路连接复杂,且安装空间狭小的电路版图设计。通过对3种不同电路版图设计方案的理论分析,确定了惟一能满足要求的设计方案。基于外形尺寸的要求,综合考虑电路的性能和元件的封装形式,通过合理的电路分割和布局设计,验证了设计方案的合理性和可实现性。体现了厚膜工艺技术在电路版图设计中强大的优越性,使一个按常规的方法无法实现的电路版图设计问题迎刃而解。     

A fully compensated active pull-down ECL circuit withself-adjusting driving capability

A new active pull-down emitter-coupled logic (ECL) circuit having full compensation against fluctuations in supply voltage and temperature is proposed. This circuit needs no capacitors but a feed-back circuit to adjust its pull-down capability to its load capacitance. The speed performance is compared between the active pull-down ECL circuit and the conventional ECL circuit using 0.8 μm SPICE parameters. The active pull-down ECL circuit is twice as fast as the conventional ECL circuit under the load capacitance of 0.8 pF with the same power dissipation. The relation between the power dissipation and the operating frequency is compared among the CMOS, the conventional ECL, and the active pull-down ECL circuits. The comparison adapts a new method in which the circuit parameters are optimized at each operating frequency. The SPICE simulation using this new method shows the conventional ECL circuit has a lower power dissipation than the CMOS circuit, even in the low operating frequency region of 100 MHz. The new active pull-down ECL circuit has the lowest power dissipation among the three circuits. The power dissipation of this circuit shows 47% lower than the CMOS circuit and 29% lower than the conventional ECL circuit at the operating frequency of 600 MHz and the load capacitance of 0.8 pF     

CMOS电路IDDQ测试电路设计

针对CMOS集成电路的故障检测,提出了一种简单的IDDQ静态电流测试方法,并对测试电路进行了设计。所设计的IDDQ电流测试电路对CMOS被测电路进行检测,通过观察测试电路输出的高低电平可知被测电路是否存在物理缺陷。测试电路的核心是电流差分放大电路,其输出一个与被测电路IDDQ电流成正比的输出。测试电路串联在被测电路与地之间,以检测异常的IDDQ电流。测试电路仅用了7个管子和1个反相器,占用面积小,用PSpice进行了晶体管级模拟,实验结果表明了测试电路的有效性。     

一种新型电网数显功率表的电路设计

介绍了一种新型智能变换器式仪表的设计.概述了该仪表系统的基本工作原理及该新型功率表的电路设计.电路分为4个部分:开关电源电路、功率检测电路、控制电路和显示电路,重点介绍了功率检测电路的原理和设计.该仪表成本低、体积小、精度高、可靠性高.     

中频信号接收与处理电路研究

介绍了一种中频信号接收与处理电路设计,在研究了中频信号带通采样理论的基础上,设计了一种基于ADC+FPGA+DSP结构框架的中频信号接收与处理电路,对ADC转换器电路、FPGA及外围电路、DSP及其外围电路以及电源模块电路的设计进行了详细介绍。该中频信号接收与处理电路可以实现125MSPS的采样速率,FPGA和DSP的采用为后续信号处理提供了强大的硬件支持。因此,该中频信号接收与处理电路具有较高的实用价值。