分数阶傅立叶变换OFDM系统自适应均衡算法

由于子载波间干扰(ICI)的影响,传统OFDM系统均衡方法在快速衰落的信道环境下性能有较大下降.本文提出了一种基于分数阶傅立叶变换的OFDM系统自适应均衡方法,它用分数阶傅立叶变换代替傅立叶变换进行子载波调制与解调,同时在分数阶傅立叶域对接收信号进行自适应均衡.文中给出了最优分数阶傅立叶变换阶次的选取方法,和分数阶傅立叶域最小均方算法的步骤.分析和数值仿真结果表明,最优分数阶傅立叶域的自适应均衡算法较传统频域方法有更好的均衡效果,并且复杂度不高.     

EV8AQ160型ADC在2.5 Gsps双通道高速信号采集系统中的应用

针对某高速实时频谱仪中的高速模数转换器(ADC)的应用,基于信号采集系统硬件平台,介绍了一种最大采样率可达5 Gbps的高速8位A/D转换器EV8AQ160。该器件内部由4路并行的ADC构成,各路ADC可并行工作也可交错工作。详细描述了EV8AQ160在交错模式下的工作原理,介绍了其在某双通道高速信号采集系统中的应用,给出了EV8AQ160与Xilinx公司Virtex-6 FPGA的接口设计方案以及系统结构框图,并用ISE的在线逻辑分析仪(ChipScope Pro)测试了ADC性能。把ADC输出的数据存储在DDR3中,然后进行FFT变换,进而分析ADC的信噪比及有效位数,实测表明整体指标达到设计要求。     

一种异步快速傅立叶变换处理器设计

针对一种异步实现结构的异步快速傅立叶变换处理器,给出了处理器中异步加法器的电路和异步乘法器的结构．该异步快速傅立叶变换处理器采用本地的握手信号代替了传统的整体时钟．通过对一个8点的异步快速傅立叶变换处理器电路仿真,得到该处理器的平均响应时间为31．15ns,仅为最差响应时间42．85ns的72．7％．由此可见,异步快速傅立叶变换处理器在性能方面较同步处理器存在优势。     

基于Matlab和串口通信的ADC动态性能FFT测试法

高速ADC是数字电路系统中不可或缺的组成部分,其动态性能直接决定了系统性能的好坏.ADC的动态性能常用测试方法很多,但都较为复杂.提出了一种新的ADC动态性能FFT测试方法,该方法结合Matlab软件和串口通信两者优势,可以方便快捷地对ADC动态性能进行测试.最后给出了采用该方法对一包含ADC的数字电路系统的ADC动态性能实测结果.     

自适应短时傅立叶变换算法的研究

详细分析了窗函数选择对短时傅立叶变换的影响,提出了一种窗长自适应的短时傅立叶变换算法,并给出了快速算法,进行了算法复杂度分析,最后给出了仿真实验。     

一种高速ADC动态性能参数测试的新方法

模数转换(ADC)采样电路作为模拟域到数字域的接口,实际应用非常广泛。介绍了ADC动态性能参数定义及测试方法,讨论了基于快速傅里叶变换(FFT)的频域测试法测试高速ADC动态性能参数的可行性,最后给出了实施方案和测试结果。     

基于DSP的电网谐波检测系统研究

分析研究了在电力系统测控中应用数字信号处理器的优势,并且设计了以DSP处理器TMS320F2812为核心的电网谐波检测分析系统.通过多路同步采集将电网电量数据输入系统,在处理器中完成数据倒序处理和快速傅立叶变换等相关的运算处理工作,可以得到各次谐波含量.     

一种ADC有效位数测试方法及工程应用

在对模拟信号进行信号采集处理时,需要利用模数转换器(Analog to Digital Converter,ADC)将模拟信号变为易于处理的数字信号.而ADC参数指标的好坏将直接影响整个系统的性能.评估ADC参数指标好坏的一个重要指标是ADC的有效位数(Effective Number of Bits,ENOB).对此,通过添加Hanning窗、数据预处理及快速傅里叶变换(Fast Fourier Transform,FFT)移位等方式来防止频谱泄露,提高测量精度;利用MATLAB进行ADC有效位数理论仿真验证,并将经过验证的方法应用到实际工程中.     

多通道声呐采集系统的设计

为了满足声呐信号处理中对多通道信号滤波及增益可调、同步采集、数据快速传输、数据可存储和实时分析的应用需求,设计了多通道采集系统包括多通道采集器和上位机控制界面。该采集器采用高性能现场可编程逻辑门阵列(FPGA)作为主控芯片,使用两颗高精度模数转换器(ADC)AD7768,并结合上位机控制下位机进行数据采集和处理,实现16通道并行数据采集、SD卡数据存储和上位机利用小波变换对接收到的数据进行去噪和时频分析等功能。以实际的水池进行声呐采集试验,该系统采样率可通过上位机配置进行切换,同步性能优于25 ns,数据存储速率为8.2 MB/s,实时性优于1.17 ms,能够满足海底复杂环境下信号特征数据处理的需求。     

5Gsps高速数据采集系统的设计与实现

以某高速实时频谱仪为应用背景,论述了5 Gsps采样率的高速数据采集系统的构成和设计要点,着重分析了采集系统的关键部分高速ADC（analog to digital,模数转换器）的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准（PCI Express）的数据传输和处理软件设计。在实现了系统硬件的基础上,采用Xilinx公司ISE软件的在线逻辑分析仪（ChipScope Pro）测试了ADC和采样时钟的性能,实测表明整体指标达到设计要求。给出上位机对采集数据进行处理的结果,表明系统实现了数据的实时采集存储功能。     

一种基于TIM总线的数据采集系统的设计与实现

介绍了一种14bit的A／D变换器（ADC）芯片,并提出了一套切实可行的数据采集系统的设计方案。针对设计过程中的关键点进行了较为详尽的研究和分析,并将之应用到TIM总线上,从而实现数据采集的模块化并行处理。在采集过程中采用纯正弦信号作为输入信号,用数字信号处理器（DSP）控制采样,并将A／D转换后的数据存储,进行FFT变换,进而来分析ADC的信噪比及有效位数。     

基于ATT7022D和DSP的电力谐波分析仪设计

该文提出了一种新型电力谐波分析仪,该谐波分析仪硬件上主要采用电能计量芯片ATT7022D和DSP芯片TMS320C5509A,软件设计包括数据采集,基于FFT的谐波分析算法及数据传输。利用ATT7022D新增的ADC缓冲功能将原始采样数据送DSP进行进一步的谐波分析,并针对普通FFT算法产生的频谱泄漏和栅栏效应,采用加窗插值的算法进行了修正。     

低信噪比高动态条件下基于FFT的二维平移累加PN码捕获算法

针对低信噪比高动态条件下直接序列扩频（DSSS）系统中PN码捕获的问题,提出了基于FFT 二维平移累 加的PN码捕获算法。首先对现有的PN码捕获技术进行了分析,然后研究了时变的载波频偏与 码频频偏对PN码捕获的影响,在此基础上,提出了基于FFT二维平移累加的PN码捕获算法。 算法的基本思想是对相关器输出的相关值在载波频偏不确定度与码相位不确定度同时进行平 移,从而消除相关峰“漂移”现象,增大非相干累加的有效性。给出了采用此算法的捕获系 统结构图,并对关键参数进行了分析。最后,通过仿真表明了该算法对捕获系统有6 dB的改 善。     

高速ADC电路性能评估系统

文章简要地介绍了高速ADC电路性能评估系统的整体设计方案、系统的硬件设计以及PC应用软件的设计方法。评估系统硬件包括ADC电路评估板、数据采集子板、PCI-E采集卡三块子板,并分别阐述了各子板的功能框图、结构组成和设计要点。系统应用软件采用图形化显示界面,经实际使用表明,该高速ADC电路评估系统结构灵活、性能稳定可靠,方便更换不同的ADC评估板来测试不同的ADC电路,既可用于分辨率为8-16bit、采样频率500MHz以内的高速ADC电路性能评估,也可以用于多达64通道、125M的高速数据采集。     

低轨卫星直扩通信系统快速码捕获算法的设计

直接序列扩频用于低轨卫星通信可以解决抗敌意干扰问题,但多普勒频移下码捕获是需要解决的关键技术。基于离散时间信号处理分析了多普勒频差对码捕获性能的影响,给出部分匹配滤波器与FFT结合的码捕获算法原理。针对大频差、长地址码直扩系统的快速码捕获问题,提出了一种二次部分匹配滤波器与FFT结合算法的实现方案,在考虑捕获性能与实现复杂度之间的折衷上,具有很强的灵活性。     

基于DSP的数据采集和频谱分析系统设计

设计了一种实时信号频谱分析系统,该系统以TMS320F2812DSP作为系统数据处理核心,外扩14位高精度ADC,用FFT技术对信号频域进行分析。频谱分析的结果可实时显示并上传至上位机。通过对内部RAM的分块使用、在RAM中运行程序、利用中断实现任务调度等措施对软件进行优化设计,系统的实时性能良好。     

关于ADC测试平台的探讨

介绍了ADC动态指标测试的常用方法和测试平台的基本组成,着重分析了对ADC性能测试时,输入采样时钟抖动对ADC动态性能的影响。同时还对测试信号频率和幅度的选择以及供电电源的指标与ADC动态的关系进行了详细分析。ADC测试平台的研究,对于ADC板卡设计及动态性能测试有一定的指导意义。