射频识别芯片设计中时钟树功耗的优化与实现

UHF RFID是一款超高频射频识别标签芯片,该芯片采用无源供电方式,对于无源标签而言,工作距离是一个非常重要的指标,这个工作距离与芯片灵敏度有关,而灵敏度又要求功耗要低,因此低功耗设计成为RFID芯片研发过程中的主要突破点。在RFID芯片中的功耗主要有模拟射频前端电路,存储器,数字逻辑三部分,而在数字逻辑电路中时钟树上的功耗会占逻辑功耗不小的部分。本文着重从降低数字逻辑时钟树功耗方面阐述了一款基于ISO18000-6Type C协议的UHF RFID标签基带处理器的的优化和实现。     

一种数据Cache的设计和验证

Cache能够提高DSP处理器对外部存储器的存取速度,提高DSP的性能,设计高性能低功耗的Cache,对于提高DSP芯片的整体性能有着十分重大的意义。描述了DSP芯片中一种高性能低功耗的数据Cache。这种Cache可以通过增加具备重装功能的Line Buffer来减少处理器对Cache的访问频率,从而降低Cache功耗。通过FFT、AC3、FIR三种基准程序测试表明,Line Buffer可以降低35%的Cache访问频率,明显降低了数据Cache功耗。     

基于高密度计算的多核处理器电力芯片低功耗设计系统

多核处理器电力芯片是目前多种系统的重要组成部分,设计低功耗电力芯片,能够更好地保证系统正常运行。目前设计的电力芯片低功耗系统运行速度较慢,功耗难以达到用户要求,为此该文应用高密度计算设计了一种多核处理器电力芯片低功耗系统。兼容系统多核处理器与层次化AHB总线,探索处理器电力芯片的整体结构,集中处理存储数据信息,不断调整系统算法参数,通过高密度分析引入矩阵进行数据解析,确保运行过程的安全性。在分析处理器调度性能的基础上,利用高密度处理对数据进行层次化处理,避免数据冗余造成的系统运行故障。实验结果表明,引入所设计系统后电力芯片功耗减少了60%,加速比达到3.992,可以有效提高电力芯片运行性能。     

应用于超宽带系统中的低功耗、高速FFT/IFFT处理器设计

设计了一种应用于超宽带(UWB)无线通信系统中的FFT/IFFT处理器.采用8×8×2混合基算法进行FFT运算,实现了2路64点或者1路128点FFT功能,并为该算法提出了一种新型的8路并行反馈结构.该结构提高了处理器的数据吞吐率,降低了芯片功耗.为了减少处理器中的乘法数目,提高时序性能,提出了改进型移位加算法.设计的FFT/IFFT处理器采用SMIC 0.13μm CMOS工艺制造,芯片的核心面积为1.44mm2.测试结果表明,该芯片最高数据吞吐率到达1Gsample/s,在典型的工作频率500Msample/s下,芯片功耗为39.6mW.与现有同类型FFT芯片相比,该芯片面积缩小了40%,功耗减少了45%.     

AMD向异构多核处理器迈出第一步

从2004年下半年起,AMD和Intel这两大主流处理器供应商开始向多核处理器进军.两家公司尽可能在芯片上集成更多的处理核,同时简化设计减少系统功耗并提高整体性能.多核处理器的实质是在同一芯片中集成很多同样的处理核.这一方法降低了设计的复杂性,减小了处理节点,并成为多核处理器发展的一种趋势-这种趋势显然对于服务器应用来说更合适,因为服务器通常为多用户提供固定且有限的功能.     

SoC低功耗设计中的DVS技术

随着系统芯片(SoC)集成更多的功能并采用更先进的工艺,它所面临的高性能与低功耗的矛盾越来越突出.动态电压调整(DVS)技术可以在不影响处理器性能的前提下,通过性能预测软件根据处理器的繁忙程度调整处理器的工作电压和工作频率,达到降低芯片功耗的目的.文中讨论了DVS技术降低功耗的可能性,介绍了如何利用两种不同的DVS技术让处理器根据当前的工作负荷运行在不同的性能水平上,以节省不必要的功耗.     

64位UltraSPARC TM IIe处理器与用户见面

Ｓｕｎ公司于近日推出ＵｌｔｒａＳＰＡＲＣ处理器中的新品－ＵｌｔｒａＳＰＡＲＣ ＴＭ ＩＩｅ处理器。 该处理器是首个服务嵌入应用系统的高度集成的６４位产品,适用于遇信、网络某础设施和ＩＳＰ市场。该处理器具备高集成度,可减少功耗和芯片数、降低系统整体成本等性能。Ｓｕｎ对中芯片结构做了和精心设计,内部集成了２５６ＫＢ二级高速缓存、３２位标准 ６６ＭＨｚ ＰＣＩ总线、高性能 ＳＤＲＡＭ控制器和内存接口。该处理器的功耗性能是专为嵌入应用而优化的,对１．５优的４００ＭＨｚ处理器来说,其功耗估计最多为８瓦,而１．７…     

英特尔推动多核技术在嵌入式系统的应用

在过去相当长一段时间,处理器厂商都不遗余力地通过不断提高主频来提高处理器的性能.但是随着处理器的发展,单处理器核心内部晶体管的集成度已超过上亿个,主频提高带来的功耗及发热量呈几何倍数增长,传统处理器体系结构的瓶颈日益显现.于是,另一种全新的芯片构架诞生了,这就是多核处理器,即在单个芯片上集成多个个处理器内核.     

集成电路

IntellaSys6×4阵列的芯片家族IntellaSys公司宣布其可伸缩嵌入式阵列(SEA)平台为下一代嵌入式应用而采用多核处理器设计。SEAforth-24芯片在典型应用中功耗大约为150mW,它有24个内核处理器,每个处理器每秒处理10亿条指令。芯片采用异步和可伸缩的双栈架构。能直接驱动天线,SEA     

英特尔发布至强5500系列处理器

本刊讯(记者杨海峰)3月31日,英特尔在京全球同步发布以英特尔至强5500系列处理器为首的17款企业级处理器。英特尔至强5500处理器与上一代处理器相比,性能提升了2倍以上,是英特尔15年来最重要的服务器芯片系列。据悉,基于至强5500芯片的服务器是单核服务器性能的9倍,闲置功耗比上一代产品降低了50%。     

台积电和ARM合作，显著降低65纳米低功耗测试芯片的功耗

日前，台积电和ARM宣布：双方在65纳米低功耗测试芯片上的设计合作显著降低了其动态功率和耗散（Leakage）功率。两家公司认为创新的低功耗设计技术对于最终的成功起到了关键的作用。 长达一年的合作成果是一片拥有先进功耗管理技术的基于ARM926EJ-S^TM处理器的65纳米测试芯片。通过采用动态电压和频率缩放技术，测试芯片可以在针对各种运行模式的最低可能功耗水平下运行。这样，ARM测试芯片将动态功耗降低了50％以上。此外令人瞩目的是在这个台积电65LP低耗散工艺上，先进的功率门控技术进一步把待机耗散降低了8倍。     

无源UHF RFID芯片中低功耗基带处理器的设计

对UHF RFID标签芯片的数字基带处理器结构及工作原理进行了分析。该基带处理器兼容ISO18000-6C协议。采用一系列先进的低功耗技术,如门控时钟技术、减小工作电压、降低时钟频率等,以降低无源射频识别标签的功耗。整个标签芯片采用TSMC 0.18μm 1P5M嵌入式EEPROM混合CMOS工艺实现。测试结果表明,该芯片正常工作的最低电压仅为1 V,平均电流为6.8μA,功耗为6.8μW,面积仅为150μm×690μm。     

四核高清音频处理器SoC

WM5110是业界首款四核高清晰度（HD）音频处理器系统级芯片（SoC）。其可提供110dB信噪比,和极快速的600MIPS处理能力,同时对于头戴式耳机功耗仅要求3mW的DAC。与它一起完美搭配的是其特有的软件开发工具包,     

多端口寄存器堆的低功耗设计方法

随着半导体工艺的飞速发展和芯片工作频率的提高,芯片的功耗迅速增加,导致芯片发热量的增大和可靠性的下降。因此,功耗成为集成电路设计中的一个重要考虑因素。寄存器堆作为微处理器的关键部件,为了满足其运算速度和指令级并行的流水线结构,高速和多端口读写成为发展的必然趋势,其低功耗设计对降低整个处理器的功耗具有重要的意义。读写位线、负载电容、灵敏放大器、时钟翻转等是影响寄存器堆总功耗的重要因素。针对各因素进行低功耗设计成为寄存器堆设计的关键。     

新一代的 DVD芯片

美国国家半导体公司近日宣布推出National和Mediamatics的NDV86xx新一代高集成度芯片，它支持高文件音像系统的各种新功能，功耗也较低。最近，采用Mediamatics系列DVD处理器的产品不断增加。由于厂商需要功能更强劲、技术集成度更高的芯片，而Mediamatics处理器采用全新设计，     

体积小功耗低的RISC处理器

体积小功耗低的ＲＩＳＣ处理器日本ＮＥＣ公司研制出的３２ｂｉｔＲＩＳＣ处理器，在一块７．２ｍｍ×７．４ｍｍ的芯片上集成有２４万个器件，据称。在同类产品中封装最小。功耗和工作电压最低。新处理器型号为ＰＤ７０７３１Ｖ８０５，静态设计应用０．８μｍ铝双层布线...     

基于ARM核的GPS接收机的设计

介绍了GPS接收机的原理以及一款GPS接收机的实际设计.该GPS接收机采用Zarlink公司生产的GP2015芯片作为接收机的射频前端,内嵌ARM7核的CP4020芯片作为接收机的数字基带处理器,并阐述了外围扩展电路及软件设计.该GPS接收机消除了以往处理器数据处理的瓶颈效应,体积小,功耗低.     

基于统计分析的SoC定点硬件加速器字长设计

在由通用RISC处理器核和附加定点硬件加速器构成的定点SoC(System-on-Chip)芯片体系架构基础上,提出了一种新颖的基于统计分析的定点硬件加速器字长设计方法。该方法利用统计参数在数学层面上求解计算出满足不同信噪比要求下的最小字长,能有效地降低芯片面积、功耗和制作成本,从而在没有DSP协处理器的低成本RISC处理器核SoC芯片上运行高计算复杂度应用。     

欧胜出四四核高清音频处理器SoC

欧胜微电子有限公司日前宣布:推出产品编号为WM5110的四核高清晰度(HD)音频处理器系统级芯片(SoC).此款高集成度、低功耗HD音频处理器带有先进的DSP功能设置,被设计用于为智能手机、平板电脑以及便携多媒体设备带来革命性的HD音频性能,为移动音频处理设立了新的标准. WM5110可提供110dB信噪比和600MIPS处理能力,同时对于头戴式耳机功耗仅要求3mW的DAC,使其成为市场上高效的HD音频处理器.     

OFDM系统中FFT处理器芯片的设计

针对OFDM系统中FFT处理器的设计要求,选用4442混合基,按频率提取算法,设计128点高效FFT处理器.采用改进的基-4算法、乒乓RAM设计思想及流水线结构,使FFT处理器各个部分时序紧密配合,硬件和功耗得到优化.该ASIC采用SMIC CMOS 0.18 μm 1P5M工艺实现,结果满足时序和制造工艺要求,达到以下指标:工作频率66 MHz,芯片面积5.2075 mm2,功耗354.728 mW.