万兆以太网中64B/66B编解码的硬件实现方法

研究万兆以太网中的64B/66B的编解码规则及其内在的特性,提出了一种基于查找表和逻辑运算相结合的64B/66B编解码实现方法,具有使用资源少、编解码速度快、可靠性强等特点.该方法使用硬件描述语言Verilog HDL来实现64B/66B编解码的描述,通过Xilinx的FPGA器件进行仿真和综合,实现了具体的硬件电路,并且下载验证了该设计方法的有效性和可行性.不同速率的高速64B/66B编解码模块或芯片的设计可以采用该方法来实现.     

64位超前进位对数加法器的设计与优化

设计一个应用于高性能微处理器的快速64位超前进位对数加法器.通过分析超前进位对数加法器原理,提出了改进四进制Kogge-Stone树算法的64位超前进位对数加法器结构,并结合使用多米诺动态逻辑、时钟延迟多米诺逻辑和传输门逻辑等技术来设计和优化电路.该加法器采用SMIC 0.18 μm CMOS工艺实现,在最坏情况下完成一次加法运算时间为486.1 ps,与相同工艺和相同电路结构采用静态CMOS实现相比,大大减少了加法器各级门的延迟时间,取得良好的电路性能.     

一种低功耗可配置乘加器的设计

提出一种可配置的64位乘加器.根据计算模式的不同,该乘加器能够1次完成1个64×64、2个32×32、4个16×16和8个8×8的有/无符号乘加计算.在部分积(PP)产生电路中插入模式相关的选择器,并在最终树和最后的加法器中插入模式相关的进位消除电路,来实现乘加器的可配置.通过对部分积重新进行编排,避免了在部分积压缩树中插入进位消除电路.在部分积压缩树中,采用一种低功耗4:2压缩器,有效降低了功耗和面积.最后,对乘加器的速度、面积和功耗等性能进行了分析.     

PT2262/PT2272的多通道硬件控制方法

分析了两种扩展PT2262/PT2272控制通道的常用方法及其优缺点,提出了用PT2262/PT2272的硬件编码器和译码器实现了多通道控制的方法并利用该方法设计了64-6编码器和6-64译码器在PT2262/PT2272中的具体实现电路。通过实验表明,该电路具有响应速度快,无需软件编程的优点。     

一种弱光成像用AlGaN APD阵列的读出电路设计

设计了64×64 AlGaN雪崩光电二极管(APD)阵列的读出电路,该读出电路采用了具有稳定探测器偏压能力的电容跨阻抗放大器(CTIA)结构。利用APD的等效电路模型,推导了电荷-电压转换因子(CVF)与积分电容、放大器增益的关系。为增加最大探测光电流、降低响应的非均匀性,利用上述关系得到积分电容为70fF,放大器增益为300。读出电路的地址选择采用移位寄存器来实现,并采用电压缓冲器实现信号的输出。     

AMOLED屏上驱动电路的设计

提出一种基于AMOLED屏的行、列驱动电路的设计方法。该行、列驱动电路是由带两管a-SiTFT和一个存储电容的像素电路组成的AMOLED驱动,行驱动电路是由译码器组成,完成64行的逐行选通信号,列驱动电路由移位寄存器和数据选择器组成,整个系统设计实现128×64点阵AMOLED屏的屏上驱动电路,运用Tanner Pro软件完成对整个电路各部分的绘制,证明了设计的可行性与正确性。     

时分复分技术的FPGA实现

用FPGA芯片来实现时分复分接技术,设计复用电路和分接电路。发送端完成复用电路。在发送端将一路1024K数据、一路512K数据、7路64K数据通过时分复用,合成一路2048K数据,传输出去。接收端完成分接电路。在接收端,利用同步技术,从2048K数据中,分解出发送端的原始数据:一路1024K数据、一路512K数据、7路64K数据。经过波形对比验证,分接出来的数据与原始数据一致。     

一个小型机上的通用电路分析程序——GCAPN

电路分析技术是电路设计工作者有力的助手。在小型机上实现电路分析程序将更有利于它的普及和推广,可为更多的电路设计工作者使用.本文介绍的GCAPN是配置在配有磁盘操作系统 RDOS的 DJS-130机或 NOVA机上的通用电路分析程序,该机具有 64 K字节的内存. GCAPN具有一个直观易学的输入语言,采用“改进节点法”列方程,用稀疏矩阵技术和隐式变步长的积分法来求解方程,在数据结构和软件技术上采用了适于小型机特点的方法.GCAPN中还备有MOS和双极型晶体管的模型.用CCAPN可进行直流、交流和瞬态分析.     

基于MC9S12D64单片机的直流无刷电机控制系统设计

设计了基于飞思卡尔MC9S12D64单片机的无刷直流电动机控制驱动系统的电路,论述了该控制系统的软、硬件实现方法,它以MC9S12D64单片机为控制中心,由IR2110驱动MOSFET功率逆变器,实现三相六拍的PWM调制的直流无刷电机的控制.实验结果表明,该设计硬件简单,功耗低,可应用到150℃高温环境,电机运行稳定可靠.     

IR FPA读出电路电注入测试系统

利用电流注入方式可以方便地模拟光电流注入,从而对红外焦平面阵列读出电路进行参数测试.采用NI公司的MIO-16E-1数据采集卡,通过软件编程,低成本、高效率地实现了读出电路的参数测试系统.使用多帧统计计算的方法对读出电路阵列的均方根噪声、动态范围和非均匀性等参数进行了测试.测试结果表明成品率达到64%以上,该批合格管芯已成功用于成像实验.     

用于生物医学成像的多通道高精度TDC芯片设计

针对生物医学成像设备的高分辨率、高采样率、低功耗、抗噪声等要求,设计了一种64通道,高精度,具有自校准功能的时间数字转换(TDC)电路.双Gray码计数器实现10bit"粗"计数,基于延迟锁相环(DLL)阵列的多采样技术实现8bit"细"时间的精确测量.64个通道共用一个深度为32字的异步先进先出(FIFO)单元存储时间信息.采用SMIC 0.18μm CMOS低压工艺实现电路.时间精度范围是71～143ps,动态范围是10～20μs,微分非线性误差DNL=0.8LSB,积分非线性误差INL=0.3LSB.该电路适用于生物医学成像,尤其是小动物PET成像系统.     

实现64级灰度显示的无源OLED驱动芯片的设计

设计出了一种实现64级灰度显示的单片混合信号驱动芯片,它采用脉冲宽度调制方法和两级电压预充方式,适用于驱动132×64像素的无源OLED显示屏.芯片内部主要包括数字控制器,显示数据存取器,DC-DC电压转换器,参考电流产生器,电压预充电路产生器,64个行驱动电路和132个列驱动电路.它已经用Chartered0.35μm 18V高压CMOS工艺制作完成,芯片面积约为10mm×2mm.测试结果表明芯片性能良好,在电源低压为3V,高压为12V,显示电流为100mA并处于最高级灰度显示的条件下,芯片与面板的总功耗为294mW.     

实现64级灰度显示的无源OLED驱动芯片的设计

设计出了一种实现64级灰度显示的单片混合信号驱动芯片,它采用脉冲宽度调制方法和两级电压预充方式,适用于驱动132×64像素的无源OLED显示屏.芯片内部主要包括数字控制器,显示数据存取器,DC-DC电压转换器,参考电流产生器,电压预充电路产生器,64个行驱动电路和132个列驱动电路.它已经用Chartered0.35μm 18V高压CMOS工艺制作完成,芯片面积约为10mm×2mm.测试结果表明芯片性能良好,在电源低压为3V,高压为12V,显示电流为100mA并处于最高级灰度显示的条件下,芯片与面板的总功耗为294mW.     

256级灰度OLED驱动电路

设计了一种OLED矩阵屏的驱动电路,在64×48像素OLED矩阵屏上,采用脉宽调制的方法实现了256级灰度、无交叉效应的静态图案显示.通过在未选中行上施加正向偏压、未选中列上施加反向偏压的方法,有效地抑制了交叉效应.     

虚拟仪器调幅新方法及其在电子实验教学中的应用

通过分析基于虚拟仪器系统来实现信号调幅的原理,说明这种调幅方式可将传统方法必须基于复杂电路或设备实现的实验和演示教学,转化为直接基于信号调幅的数学原理来实现.实验结果表明该方法的可行性,具有实现方法简化;参数调节方便;无需电路元件;设置、更改或更新系统灵活的特点.体现了虚拟仪器在实验及教学中的一种创新应用,在虚拟仪器应用与电子电路实验教学领域具有实用意义.     

时序电路的形式化证明

对硬件的形式化验证是硬件验证的一个发展方向,形式化验证一个时序电路就是证明电路的实现是否满足他的规格描述.本文提出了用等式逻辑ε的一个公式Ws来表示电路的实现,用Tempura的程序B表示对该电路的特性描述.公式B（∈）P引入来证明电路的正确性,这里P是电路的初始状态,是从Ws中抽取的,另外还要从Ws提取输出等式.这样,一旦证明了B（∈）P,就能证明实现满足规格描述.最后,给出了一个例子来说明此证明方法.     

HDSL技术和速率可调的接口电路

HDSL作为利用铜双绞线进行E1/T1数据传输的比较有效方法,已被大量用户采用.随着子速率专用线的大量使用,实现NX64K子速率数据传输的HDSL设备也被用户普遍接受.本文对HDSL技术作了介绍,对HDSL系统作了分类,并对各类HDSL系统的结构,及其相应NX64K速率可调整接口电路,分别做了详细介绍.     

智能电路调度系统

智能电路调度系统在固定台站通信中具有非常重要的意义。本文就此展开讨论,并给出了一套完整可行的电路调度系统方案。经过PCM基群设备,从配线架来的30个模拟话音信号被组合成一个标准的2 Mb/s基群信号。经过智能电路调度系统,4个2 Mb/s基群信号被分解成120个64 kb/s数字话音信号。在计算机的控制下,120个64 kb/s数字话音信号进行交叉连接后,再重新组合成4个2 Mb/s基群信号,从而实现了智能电路调度功能。     

一种快速精确查找逻辑电路失效位置的方法

提出了一种快速、精确查找组合逻辑电路失效位置的方法.这种方法对高辐射电路的可靠性评估很有意义.这种方法是通过对电路失效原理的分析,以及对失效概率的估计,来查找组合电路的失效位置.整个查找过程在Matlab平台上实现,用ISCAS'85基准电路进行实验,所有电路均采用0.18 μm标准CMOS工艺.结果表明,相对HSPICE随机仿真的方法,这种方法的速度提高了将近49倍,而且准确率达到94.7%.     

基于控制回路补偿参考电流的APF设计方法

基于控制回路补偿参考电流的检测方法,设计出了有源电力滤波器的主电路和控制电路.其中检测部分采用了基于信号时域正交特性的参考指令电流优化PWM检测方法,并通过锁相倍频电路和EPROM单元来控制高速模拟开关,电路简单,便于实现.