多层圆片级堆叠THz硅微波导结构的制作

基于微电子机械系统(MEMS)工艺,提出一种多层圆片堆叠的THz硅微波导结构及其制作方法。为了验证该结构在制作THz无源器件中的优势,基于6层圆片堆叠的硅微波导结构,设计了一种中心频率365 GHz、带宽80 GHz的功率分配/合成结构,并对其进行了仿真。研究了制作该结构的工艺流程,攻克了工艺过程中的关键技术,包括硅深槽刻蚀技术和多层热压键合技术,并给出了工艺结果。最终实现了多层圆片堆叠功率分配/合成结构的工艺制作和测试。测试结果表明,尽管样品的插入损耗较仿真值增加3 dB左右,考虑到加工误差和夹具损耗等情况,样品主要技术指标与设计值较为一致。     

用于自对准Si MMIC的等平面深槽隔离工艺(英文)

研究了在自对准硅MMIC中等平面深槽隔离工艺的实现。该工艺包括如下过程:首先应用各向异性刻蚀的Bosch工艺刻蚀出用于隔离埋集电极的1.6μm宽、9μm深的隔离槽,接着对隔离槽通过热氧化二氧化硅、淀积氮化硅和多晶硅的形式进行填充,然后再采用高密度等离子体刻蚀设备对多晶硅进行反刻,其刻蚀时间通过终点检测系统来控制,最后再刻蚀出0.8μm深的有源区硅台面和采用1.5～1.6μm厚的氧化层对场区进行填充,藉此来保证隔离槽和有源区处于同一个平面上。此深槽隔离工艺与目前的多层金金属化系统兼容,且该工艺不会造成明显的硅有源区台面缺陷,测试结果表明:在15 V下的集电极-集电极漏电流仅为10 nA,该值远低于全氧化填充隔离槽工艺的5μA。     

圆片级真空封装技术在MEMS陀螺中的应用

为维持MEMS硅微陀螺的真空度,利用两次硅-玻璃阳极键合和真空长期维持技术,实现了MEMS硅微陀螺的圆片级真空气密性封装。制作过程包括:先将硅和玻璃键合,在硅-玻璃衬底上采用DRIE工艺刻蚀出硅振动结构;再利用MEMS圆片级阳极键合工艺在10-5 mbar(1 mbar=100 Pa)真空环境中进行封装;最后利用吸气剂实现圆片的长期真空气密性。经测试,采用这种方式制作出的硅微陀螺键合界面均匀平整无气泡,漏率低于5.0×10-8 atm.cm3/s。对芯片进行陶瓷封装,静态下测试得出品质因数超过12 000,并对样品进行连续一年监测,性能稳定无变化。     

含TSV结构的3D封装多层堆叠Cu/Sn键合技术

研究了利用Cu/Sn对含硅通孔(TSV)结构的多层芯片堆叠键合技术。采用刻蚀和电镀等工艺,制备出含TSV结构的待键合芯片,采用扫描电子显微镜(SEM)对TSV形貌和填充效果进行了分析。研究了Cu/Sn低温键合机理,对其工艺进行了优化,得到键合温度280℃、键合时间30 s、退火温度260℃和退火时间10 min的最佳工艺条件。最后重点分析了多层堆叠Cu/Sn键合技术,采用能谱仪(EDS)分析确定键合层中Cu和Sn的原子数比例。研究了Cu层和Sn层厚度对堆叠键合过程的影响,获得了10层芯片堆叠键合样品。采用拉力测试仪和四探针法分别测试了键合样品的力学和电学性能,同时进行了高温测试和高温高湿测试,结果表明键合质量满足含TSV结构的三维封装要求。     

硅基MEMS加工技术及其标准工艺研究

本文论述了硅基MEMS标准工艺,其中包括三套体硅标准工艺和一套表面牺牲层标准工艺.深入地研究了体硅工艺和表面牺牲层工艺中的关键技术.体硅工艺主要进行了以下研究:硅/硅键合、硅/镍/硅键合、硅/玻璃键合工艺及其优化;研究了高深宽比刻蚀工艺、优化了工艺条件;解决了高深宽比刻蚀中的Lag效应;开发了复合掩膜高深宽比多层硅台阶刻蚀和单一材料掩膜高深宽比多层硅台阶刻蚀工艺研究.表面牺牲层工艺主要进行了下列研究:多晶硅薄膜应力控制工艺;防粘附技术的研究与开发.     

PEO-LiClO_4与铝阳极键合界面结构及力学性能

利用自制的阳极键合炉实现了PEO-LiClO4与铝的阳极键合,并且采用扫描电子显微镜(SEM)对键合界面进行了观察。结果表明,键合后铝/高分子固体电解质界面处生成了一层厚度约5μm的过渡层,分析认为该过渡层是两者得以焊合的关键。由实验得到的电流-时间的变化过程可以看出,键合区域中的导电离子是由瞬时高密度迁移转向低密度稳态迁移的。利用非线性有限元分析软件MSC.Marc研究了阳极键合件从90℃冷却到室温的残余应力和变形,并且建立了接头应力分析模型,探讨了界面应力场的分布规律,为提高键合质量提供了理论依据。对比翘曲变形前后的形状可知,试件从高温冷却后,上表面中心会向下收缩,边缘的翘曲下降,最大的翘曲发生在试件对角棱线处。模拟分析显示过渡层上等效应力是最大的,因此该层成为阳极键合接头中的薄弱部位。因此,对残余应力和变形进行分析并在此基础上提出缓解的措施是提高阳极键合性能的一个有效途径。     

一种MEMS陀螺晶圆级真空封装工艺

为了提高MEMS陀螺的品质因数(Q值),提出了一种晶圆级真空封装工艺。先在陀螺盖帽晶圆上刻蚀出浅腔,然后在浅腔结构上制备钨(W)金属引线,再通过PECVD工艺淀积介质层,在介质层上制备钛/金(Ti/Au)键合环,最后将盖帽晶圆与制备好的结构晶圆完成金硅共晶键合,并利用吸气剂实现晶圆的长久真空封装。经测试,采用本方案的封装的气密性与金属层厚度紧密相关,调整合适的金属层厚度后可使真空泄漏速率小于2.0×10-12 Pa·m~3·s-1。此外,设计了一种特殊的浅腔阵列结构,该结构将金硅键合强度从小于20 MPa提升至大于26 MPa,同时可防止键合时液相合金向外溢流。对陀螺芯片的性能测试表明,该真空封装工艺简单有效,封装气密性良好,Q值高达168 540,满足设计指标要求。     

Au/Sn共晶键合技术在MEMS封装中的应用

研究了Au/Sn共晶圆片键合技术在MEMS气密性封装中的应用。设计了共晶键合多层材料的结构和密封环图形,盖帽层采用Ti/Ni/Au/Sn/Au结构,器件层采用Ti/Ni/Au结构,盖帽层腔体尺寸为4.5 mm×4.5 mm×20μm,Au/Sn环的宽度为700μm,优化了键合工艺,对影响气密性的因素(如组分配比、键合前处理和键合温度等)进行了分析。两层硅片在氮气气氛中靠静态的压力实现紧密接触。在峰值温度为300℃、持续时间为2 min的条件下实现了良好的键合效果,其剪切力平均值达到16.663 kg,漏率小于2×10-3 Pa·cm3/s,满足检验标准(GJB548A)的要求,验证了Au/Sn共晶键合技术在MEMS气密封装中的适用性。     

双重掩蔽层实现石英晶体高深宽比刻蚀

由于石英晶体的刻蚀速率小,要实现石英晶体的高深宽比刻蚀,常用的光刻胶或金属掩膜不能满足工艺要求。提出使用双重掩蔽层的方法实现石英晶体的高深宽比刻蚀,即石英晶体和单晶硅键合,然后在单晶硅表面生长二氧化硅,二氧化硅作为刻蚀单晶硅的掩蔽层,单晶硅作为刻蚀石英晶体的掩蔽层。ICP刻蚀过程使用SF6作为刻蚀气体、C4H8作为钝化气体、He作为冷却气体。控制好气体的流量和配比,选择合适的射频功率,能刻蚀出深度为30μm,宽度为50μm的深槽。该工艺对开发新型石英晶体器件有积极的意义。     

用于3D封装的带TSV的超薄芯片新型制作方法

提出了一种应用于3D封装的带有硅通孔(TSV)的超薄芯片的制作方法。具体方法为通过刻蚀对硅晶圆打孔和局部减薄,然后进行表面微加工,最后从硅晶圆上分离出超薄芯片。利用两种不同的工艺实现了TSV的制作和硅晶圆局部减薄,一种是利用深反应离子刻蚀(DRIE)依次打孔和背面减薄,另一种是先利用KOH溶液湿法腐蚀局部减薄,再利用DRIE刻蚀打孔。通过实验优化了KOH和异丙醇(IPA)的质量分数分别为40%和10%。这种方法的优点在于制作出的超薄芯片翘曲度相较于CMP减薄的小,而且两个表面都可以进行表面微加工,使集成度提高。利用这种方法已经在实验室制作出了厚50μm的带TSV的超薄芯片,表面粗糙度达到0.02μm,并无孔洞地电镀填满TSV,然后在两面都制作了凸点,在表面进行了光刻、溅射和剥离等表面微加工工艺。实验结果证实了该方法的可行性。     

一种220 GHz滤波器的设计

基于电感膜片矩形波导滤波器设计方法和加工流程,设计了一个220 GHz带通滤波器。滤波器采用玻璃片—硅片—陶瓷片结构,由硅片形成电感膜片结构,玻璃片、陶瓷片键合在硅片上形成闭合的谐振腔,采用集成电路的制作工艺,在加工前分析了工艺特性,优化了滤波器尺寸,避免工艺对滤波器关键尺寸的影响。采用信号源、功率计进行测试,测试结果表明,滤波器在220 GHz具有通带特性,带内损耗约为7 dB。     

表面镀铜悬浮厚单晶硅螺线MEMS电感

报道了一种由悬浮在玻璃衬底上的表面镀铜平面单晶硅螺线构成的新型MEMS电感,可消除衬底损耗及减小电阻损耗.采用一种硅玻璃键合-深刻蚀成型释放工艺并结合无电镀技术制作该电感,形成厚约40μm的硅螺线,在硅螺线表面镀有高保形厚铜镀层,在铜镀层表面镀有起钝化保护作用的薄镍镀层.该电感的自谐振频率超过15GHz,在11.3GHz下,品质因子达到约40,电感值超过5nH.基于该电感的简化等效电路模型,采用一种特征函数法进行了参数提取,模拟结果与测量结果符合得很好.     

Technological developments towards nanometric structures

Millimeter wave device technology requires nm-scale structurization capabilities with optimized surface properties. Results on anodic soft etching and cathodic metallization are reported for nanometrix structures. As a device example, terahertz Schottky diodes were fabricated with good noise performance as mixers operating around 600 GHz.     

140 GHz MEMS矩形波导滤波器

设计并实现了一种采用微机械制造(MEMS)技术加工的D波段矩形波导膜片滤波器.采用有限元仿真软件HFSS分析了滤波器内腔镀膜厚度、粗糙度以及感性膜片厚度对滤波器主要性能的影响.采用MEMS深刻蚀工艺(DRIE)成功加工出了滤波器主体结构.通过完成结构深刻蚀、金属电镀和键合等关键工艺,首次制造出了D波段MEMS波导滤波器.样品测试结果为插入损耗0.4～0.7 dB,中心频率(140±3)GHz,带外抑制为≥18 dB,样品主要技术指标与设计值符合.     

基于Si塑性变形的二维驱动器的设计

设计并制作了一种新型的基于Si塑性变形的二维驱动器,驱动器由外围垂直驱动和内部水平驱动两部分组成。驱动器的制作采用普通Si片Si-Si键合技术,首先在结构片正面制作出绝缘填充槽,以实现垂直驱动部分和水平驱动部分的电绝缘,然后利用DR IE干法刻蚀技术释放结构,最后通过Si的塑性变形工艺使驱动器外围垂直驱动部分的可动梳齿和固定梳齿在垂直方向上产生位错,成功制作出二维梳齿驱动器。经测量,驱动器垂直驱动部分可动梳齿和固定梳齿的位错量为19.8μm。     

A high-Q quasi-planar filtering solution for 60-GHz applications

A low insertion loss 2.2% bandwidth two-pole cavity filter was fabricated at 60 GHz by bonding metallized lids on each side of a 250-/spl mu/m silicon substrate. The lids are made by dry etching of a 500-/spl mu/m silicon substrate. The same process is used to etch via holes on the intermediate substrate. The position of these via holes fixes the external coupling and the coupling between the resonators. The measured unloaded quality factor is lied on the height of the cavity (1.05 mm) and is around 1100.     

Study on the failure temperature of Ti/Pt/Au and Pt5Si2-Ti/Pt/Au metallization systems

The Ti/Pt/Au metallization system has an advantage of resisting KOH or TMAH solution etching. To form a good ohmic contact, the Ti/Pt/Au metallization system must be alloyed at 400℃. However, the process temperatures of typical MEMS packaging technologies, such as anodic bonding, glass solder bonding and eutectic bonding, generally exceed 400℃. It is puzzling if the Ti/Pt/Au system is destroyed during the subsequent packaging process. In the present work, the resistance of doped polysilicon resistors contacted by the Ti/Pt/Au metallization system that have undergone different temperatures and time are measured. The experimental results show that the ohmic contacts will be destroyed if heated to 500℃. But if a 20 nm Pt film is sputtered on heavily doped polysilicon and alloyed at 700℃ before sputtering Ti/Pt/Au films, the Pt₅Si₂-Ti/Pt/Au metallization system has a higher service temperature of 500℃, which exceeds process temperatures of most typical MEMS packaging technologies.     

Micromachined V-band CMOS bandpass filter with 2 dB insertion loss

A low-insertion-loss V-band CMOS bandpass filter is demonstrated. The proposed filter architecture has the following features: the low-frequency transmission-zero (vz1) and the high-frequency transmission-zero (vz2) can be tuned by the series-feedback capacitor Cs and the parallelfeedback capacitor Cp, respectively. To reduce the substrate loss, the CMOS process compatible backside inductively-coupled-plasma (ICP) deep trench technology is used to selectively remove the silicon underneath the filter. After the ICP etching, this filter achieved insertion loss (1/S21) lower than 3 dB over the frequency range 52.5?76.8 GHz. The minimum insertion loss was 2 dB at 63.5 GHz, the best results reported for a V-band CMOS bandpass filter in the literature.