可编程逻辑阵列自检电路的设计及其故障检测方法 |
| |
引用本文: | 矢岛脩三,荒卷隆志,陆一珍.可编程逻辑阵列自检电路的设计及其故障检测方法[J].雷达与对抗,1984(4). |
| |
作者姓名: | 矢岛脩三 荒卷隆志 陆一珍 |
| |
作者单位: | 京都大学 |
| |
摘 要: | 本文介绍一项实现可编程逻辑阵列(PLA)的自检电路的新计划。该电路简单、实用、易于测试。在自检过程中,这种包括待测电路(CUT)在内的自检电路是通过待测电路的输出信号反馈到它的输入端而构成。通过研究自检电路的特性,我们能够借助于待测电路及用于检测目的的附加硬件而检测出故障或确定出故障位置。我们将这种自检手段应用于易于测试的、已知功能的 PLA 中,就可以做成一种不依赖功能的测试装置。因此,只要给那些能完成各种功能的 PLA 添加若干个硬件,就能得到一种很简单的、与功能无关的故障自检方法,而不需要用外部电路。例如,用于存储测试图形和(或)压缩输出图形的存储器。本文就自检 PLA 作了详述。
|
本文献已被 CNKI 等数据库收录! |
|