| 基于VHDL语言的快速Reed-Solomon译码器设计 |
| |
| 引用本文： | 李月乔.基于VHDL语言的快速Reed-Solomon译码器设计[J].华北电力大学学报,2004,31(5):82-84. |
| |
| 作者姓名： | 李月乔 |
| |
| 作者单位： | 华北电力大学,电子与信息工程学院,北京,102206 |
| |
| 摘 要： | 设计了能纠正一个符号错误的 RS(Reed-Solomon)译码器,给出了该译码器的 VHDL 模型。利用XILINX 公司的 Foundation Series 3.1i 集成设计环境完成了该 RS 译码器的 VHDL 源代码输入、功能仿真、布局与布线、时序仿真, 并用 XC4005EPC84可编程逻辑芯片实现了电路设计。
|
| 关 键 词： | 有限域 自然基 VHSIC硬件描述语言 RS译码器 仿真 实现 |
| 文章编号： | 1007-2691(2004)05-0082-03 |
| 修稿时间： | 2004年3月3日 |
Design of fast Reed-Solomon decoder based on VHDL |
| |
| LI Yue-qiao.Design of fast Reed-Solomon decoder based on VHDL[J].Journal of North China Electric Power University,2004,31(5):82-84. |
| |
| Authors: | LI Yue-qiao |
| |
| Abstract: | A Reed-Solomon decoder which can correct one symbol error is designed,and the VHDL model of the encoder is presented.The design process,such as VHDL entry, functional simulation,place and route,timing simulation and device programming are completed by the XILINX Foundation Series 3.1i software.The circuit is implemented on the XC4005EPC84 programmable logic device. |
| |
| Keywords: | finite field standard basis VHDL Reed-Solomon decoder simulation implementation |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
