| 低抖动锁相环中压控振荡器的设计 |
| |
| 引用本文： | 梁岩,吴金.低抖动锁相环中压控振荡器的设计[J].微电子学,2009,39(1). |
| |
| 作者姓名： | 梁岩 吴金 |
| |
| 作者单位： | 东南大学集成电路学院,南京,210096 |
| |
| 摘 要： | 压控振荡器(VC0)作为PLL系统中的关键模块,其相位噪声对PLL相位噪声和抖动产生决定性影响.在对PLl系统噪声及VCO相位噪声分析的基础上,基于CSMC 0.5μm CMOS工艺,设计了一款低相位噪声两级差分环形VCO.Spectre RF仿真结果表明,VCO频率调谐范围为524 MHz～1.1 GHZ,增益最大值Kvco为-636.7 MHz/V,900 MHz下VCO相位噪声为-116.2dBc/Hz@1 MHz,功耗为21.2 mW.系统仿真结果表明,VCO相位噪声对PLL抖动的贡献小于1 ps.
|
| 关 键 词： | 压控振荡器 锁相环 相位噪声 抖动 |
Design of Low Jitter Voltage Controlled Oscillator in Phase Locked Loop |
| |
| LIANG Yan,WU Jin.Design of Low Jitter Voltage Controlled Oscillator in Phase Locked Loop[J].Microelectronics,2009,39(1). |
| |
| Authors: | LIANG Yan WU Jin |
| |
| Affiliation: | Institute of Integrated Circuit;Southeast University;Nanjing 210096;P.R.China |
| |
| Abstract: | |
| |
| Keywords: | VCO PLL Phase noise Jitter |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
