| 基于CDCM7005的时钟设计及其在数字中频系统中的应用 |
| |
| 引用本文： | 李骏, 张福洪, 李义慧,.基于CDCM7005的时钟设计及其在数字中频系统中的应用[J].电子器件,2007,30(4):1365-1368. |
| |
| 作者姓名： | 李骏 张福洪 李义慧 |
| |
| 作者单位： | 1. 杭州电子科技大学通信工程学院,杭州,310018
2. 东南大学射频和光电集成电路研究所,南京,210096 |
| |
| 摘 要： | 高速ADC、DAC对时钟质量的要求越来越高.对此介绍了一种基于时钟同步器与抖动清除器CDCM7005的低抖动时钟设计.并分析了时钟抖动对信噪比的影响及抖动的计算,介绍了在WCDMA数字中频系统中CDCM7005的具体设计应用,引入了SignalTap这种新的测试方法,最后测试了时钟性能,计算了时钟相位噪声、抖动值和ADC的信噪比,整体指标达到设计要求.
|
| 关 键 词： | 数字中频 时钟抖动 CDCM7005 相位噪声 信噪比 SignalTap |
| 文章编号： | 1005-9490（2007）04-1365-04 |
| 修稿时间： | 2006-09-11 |
Low Jitter Clock Module Based on CDCM7005 and Their Applications in Digital Intermediate Frequency System |
| |
| LI Jun,ZHANG Fu-hong,LI Yi-hui.Low Jitter Clock Module Based on CDCM7005 and Their Applications in Digital Intermediate Frequency System[J].Journal of Electron Devices,2007,30(4):1365-1368. |
| |
| Authors: | LI Jun ZHANG Fu-hong LI Yi-hui |
| |
| Affiliation: | School of Communication Engineering,Hangzhou Dianzi University,Hangzhou 310018,China;2.Institute of RF& OE ICs,Southeast University,Nanjing 210096,China |
| |
| Abstract: | |
| |
| Keywords: | digital Intermediate Frequency jitter CDCM7005 phase noise SNR SignalTap |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
|
