| 维特比译码器实现中的关键技术 |
| |
| 引用本文： | 孙冶,朱杰. 维特比译码器实现中的关键技术[J]. 电子测量技术, 2006, 29(3): 22-23 |
| |
| 作者姓名： | 孙冶 朱杰 |
| |
| 作者单位： | 上海交通大学电子工程系,上海,200030;上海交通大学电子工程系,上海,200030 |
| |
| 摘 要： | 本文针对维特比译码算法中的两个关键问题,即路径寄存器溢出与幸存路径存储问题,分别提出了可行的解决方案,并应用该方案在XilinxSpartanIIFPGA上实现了速率为64Kb/s的软判决译码器。
|
| 关 键 词： | 维特比译码器 流水线内存回溯算法 二进制补码取模 FPGA |
Key techniques in implementation of the Viterbi algorithm |
| |
| Sun Ye,Zhu Jie. Key techniques in implementation of the Viterbi algorithm[J]. Electronic Measurement Technology, 2006, 29(3): 22-23 |
| |
| Authors: | Sun Ye Zhu Jie |
| |
| Affiliation: | Department of Electronic Engineering, Shanghai Jiaotong University, Shanghai, 200030 |
| |
| Abstract: | This paper aims at solving two problems in the implementation of Viterbi algorithm, which are path metrics overflow and survivor sequence storage. Based on these, a 64Kb/s soft-decision Viterbi decoder was implemented on Xilinx Spartan II FPGA. |
| |
| Keywords: | FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
