| 一种有效实现IC时序收敛的方法 |
| |
| 引用本文： | 祝雪菲,张万荣,万培元,林平分,王成龙,刘文斌. 一种有效实现IC时序收敛的方法[J]. 微电子学, 2015, 45(4): 474-478, 483 |
| |
| 作者姓名： | 祝雪菲 张万荣 万培元 林平分 王成龙 刘文斌 |
| |
| 作者单位： | 北京工业大学 电子信息与控制工程学院, 北京 100124,北京工业大学 电子信息与控制工程学院, 北京 100124,北京工业大学 电子信息与控制工程学院, 北京 100124,北京工业大学 电子信息与控制工程学院, 北京 100124,北京工业大学 电子信息与控制工程学院, 北京 100124,北京工业大学 电子信息与控制工程学院, 北京 100124 |
| |
| 基金项目： | 国家自然科学基金资助项目(60776051,61006044,61006059)；北京市自然科学基金资助项目(4142007,4143059) |
| |
| 摘 要： | 针对ASIC芯片物理设计中传统时钟树综合在高频下难以满足时序收敛的问题,提出了一种自下而上与有用时钟偏移相结合的时钟树综合方法。基于TSMC 0.152 μm Logic 1P5M工艺,使用Synopsys公司的IC Compiler物理设计软件,采用所提出的方法,完成了一款电力网载波通信芯片的物理设计。结果表明,该方法能够有效构建时钟树,满足建立时间为0.8 ns,保持时间为0.3 ns的要求,有效保证了PLC芯片的时序收敛。
|
| 关 键 词： | 时钟树综合 时序收敛 有用时钟偏移 物理设计 |
| 收稿时间： | 2014-06-11 |
A Method for Efficient Timing Convergence in IC Design |
| |
| ZHU Xuefei,ZHANG Wanrong,WAN Peiyuan,LIN Pingfen,WANG Chenglong and LIU Wenbin. A Method for Efficient Timing Convergence in IC Design[J]. Microelectronics, 2015, 45(4): 474-478, 483 |
| |
| Authors: | ZHU Xuefei ZHANG Wanrong WAN Peiyuan LIN Pingfen WANG Chenglong LIU Wenbin |
| |
| Affiliation: | School of Electronic Information and Control Engineering, Beijing University of Technology, Beijing 100124, P. R. China,School of Electronic Information and Control Engineering, Beijing University of Technology, Beijing 100124, P. R. China,School of Electronic Information and Control Engineering, Beijing University of Technology, Beijing 100124, P. R. China,School of Electronic Information and Control Engineering, Beijing University of Technology, Beijing 100124, P. R. China,School of Electronic Information and Control Engineering, Beijing University of Technology, Beijing 100124, P. R. China and School of Electronic Information and Control Engineering, Beijing University of Technology, Beijing 100124, P. R. China |
| |
| Abstract: | |
| |
| Keywords: | |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
|
点击此处可从《微电子学》下载免费的PDF全文 |
|
