| 分组密码算法SM4的低复杂度实现 |
| |
| 引用本文： | 王晨光,乔树山,黑勇. 分组密码算法SM4的低复杂度实现[J]. 计算机工程, 2013, 39(7) |
| |
| 作者姓名： | 王晨光 乔树山 黑勇 |
| |
| 作者单位： | 中国科学院微电子研究所,北京,100029 |
| |
| 基金项目： | "核高基"重大专项"基于可编程逻辑阵列IP的SoC设计"(2009ZX01034-002-004-007 |
| |
| 摘 要： | 针对分组密码算法SM4中加解密算法与密钥扩展算法的相似性,提出一种将加解密模块与密钥扩展模块复用的基本架构,通过对具体实现结构的分析与选择,使控制逻辑复杂度、复用模块复杂度以及系统吞吐量之间得到权衡.基于该架构设计SM4加解密IP核,在现场可编程门阵列上占用的资源仅为传统设计的55％,基于SMIC 0.18 μm数字CMOS工艺的综合结果显示,仅用0.079 mm2即可实现1 00 Mb/s的数据吞吐量.实验结果表明,该结构可以有效地降低SM4算法的实现复杂度.
|
| 关 键 词： | SM4算法 分组密码算法 低复杂度 硬件复用 现场可编程门阵列 特定用途集成电路实现 |
Low Complexity Implementation of Block Cipher SM4 Algorithm |
| |
| WANG Chen-guang , QIAO Shu-shan , HEI Yong. Low Complexity Implementation of Block Cipher SM4 Algorithm[J]. Computer Engineering, 2013, 39(7) |
| |
| Authors: | WANG Chen-guang QIAO Shu-shan HEI Yong |
| |
| Abstract: | |
| |
| Keywords: | SM4 algorithm block cipher algorithm low complexity hardware reuse Field Programmable Gate Array(FPGA) Application Specific Integrated Circuit(ASIC) implementation |
| 本文献已被 万方数据 等数据库收录！ |
|
