|
|||||
|
|
| 用CPLD提高解码系统的运行速度 | |
| 引用本文： | 孔宇,顿月芹,宁飞. 用CPLD提高解码系统的运行速度[J]. 现代电子技术, 2005, 28(4): 87-89 |
| 作者姓名： | 孔宇 顿月芹 宁飞 |
| 作者单位： | 1. 山东卫生学校,信息中心,山东,济南,250002 2. 山东大学,电气工程学院,山东,济南,250061 3. 山东大学,计算机科学学院,山东,济南,250061 |
| 摘 要： | 介绍了一种用并行方法提高系统运行速度的方法——复杂可编程逻辑器件CPLD在解码系统中的应用，本系统利用了CPLD易于实现控制逻辑的特点，产生并行逻辑实现并行工作，达到了提高了解码系统的运行速度、可靠性及系统的稳定性的目的。 |
| 关 键 词： | 并行工作 软件硬化 CPLD 解码芯片 单片机 VHDL |
| 文章编号： | 1004-373X(2005)04-087-03 |
| 修稿时间： | 2004-10-27 |
Orbit Speed of Improving the Decoding System by Using CPLD |
|
| KONG Yu ,DUN Yueqin ,NING Fei. Orbit Speed of Improving the Decoding System by Using CPLD[J]. Modern Electronic Technique, 2005, 28(4): 87-89 | |
| Authors: | KONG Yu DUN Yueqin NING Fei |
| Affiliation: | KONG Yu 1,DUN Yueqin 2,NING Fei 3 |
| Abstract: | It introduces a parallel way to improve system work efficiencyapplications of CPLD in decode system This system makes use of the characteristic of CPLD to realize logic of control easily to make parallel logic, which is the cornerstone of parallel working in this system Because of the application of CPLD, the performance of decodeing system has an outstanding improvement in rate, reliability and stability |
| Keywords: | parallel work harden software CPLD decode chip single chip VHDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |
