|
|||||
|
|
| 静态SAT问题并行处理器的设计研究 | |
| 引用本文： | 廉德亮,张炜,朱明程. 静态SAT问题并行处理器的设计研究[J]. 深圳大学学报(理工版), 2002, 19(3): 24-30 |
| 作者姓名： | 廉德亮 张炜 朱明程 |
| 作者单位： | 深圳大学信息工程学院,深圳,518060 |
| 基金项目： | 国家自然科学基金资助项目(69976020) |
| 摘 要： | 针对SAT问题的复杂性及求解速度缓慢的问题，采用可重构器件FPGA设计，实现了静态回溯搜索算法SAT问题并行处理器，提出了研制动态SAT并行处理器的设想。 |
| 关 键 词： | 静态SAT问题 并行处理器 FPGA 回溯搜索算法 |
| 文章编号： | 1000-2618(2002)03-0024-07 |
| 修稿时间： | 2002-06-28 |
The Research on the Design of Static SAT Parallel Processors |
|
| Abstract: | |
| Keywords: | SAT problem FPGA backtrack search algorithm parallel processor |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |
