| 数字逻辑电路的描述及模块化综合方法 |
| |
| 引用本文： | 钱培怡,于德泳. 数字逻辑电路的描述及模块化综合方法[J]. 系统工程与电子技术, 2002, 24(3): 16-18 |
| |
| 作者姓名： | 钱培怡 于德泳 |
| |
| 作者单位： | 抚顺石油学院信息工程分院,辽宁,抚顺,113001 |
| |
| 摘 要： | 随着电子设计自动化技术的进步 ,大多数现代数字电路或系统的设计工程都离不开计算机辅助设计(CAD)工具的帮助 ,尤其是出现了高级语言描述、系统仿真和综合技术为特征的第三代EDA技术。因此掌握好数字逻辑电路或系统的描述 (建模 )方法和综合步骤是至关重要的。介绍了高级描述语言VHDL的行为描述和结构描述的若干种模型 ,并通过一个设计实例阐述了数字逻辑电路的设计循环从定义到实现的综合过程
|
| 关 键 词： | 数字逻辑 描述 综合 HDL语言 |
| 文章编号： | 1001-506X(2002)03-0016-03 |
| 修稿时间： | 2001-02-25 |
Description of the Digital Logic Circuit and Method of Model Synthesis |
| |
| QIAN Pei yi,YU De yong. Description of the Digital Logic Circuit and Method of Model Synthesis[J]. System Engineering and Electronics, 2002, 24(3): 16-18 |
| |
| Authors: | QIAN Pei yi YU De yong |
| |
| Abstract: | |
| |
| Keywords: | Digital logic Describe Synthesis HDL Language |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
