| 基于FPGA的16阶FIR滤波器的设计 |
| |
| 引用本文： | 周亚凤,李跃华,朱昊.基于FPGA的16阶FIR滤波器的设计[J].陶瓷科学与艺术,2005(1). |
| |
| 作者姓名： | 周亚凤 李跃华 朱昊 |
| |
| 作者单位： | 南京工业大学信息科学与工程学院 江苏南京210009
(周亚凤)，南京理工大学电子工程与光电技术学院 江苏南京210094
(李跃华)，南京工业大学信息科学与工程学院 江苏南京210009(朱昊) |
| |
| 摘 要： | 研究了一种 16阶FIR滤波器的FPGA设计方法,底层采用VHDL语言描述设计文件,顶层使用底层产生的模块连接组成FIR滤波器,并在MAX plusII上进行了实验仿真和时序分析。对如何优化硬件资源利用率、提高运算速度等工程实际问题进行了探讨。
|
| 关 键 词： | FIR滤波器 窗函数 FPGA VHDL |
Design of 16 order FIR filter based on FPGA |
| |
| ZHOU Ya-feng,LI Yue-hua,ZHU Hao.Design of 16 order FIR filter based on FPGA[J].Ceramics Science & Art,2005(1). |
| |
| Authors: | ZHOU Ya-feng LI Yue-hua ZHU Hao |
| |
| Affiliation: | ZHOU Ya-feng~1,LI Yue-hua~2,ZHU Hao~1 |
| |
| Abstract: | To study method to implement 16 order FIR filter based on FPGA, FIR filter is described with VHDL language and the mode of skeleton diagram. And it is simulated experementally and timing analysis proceeds in MAX plus II.With the design, how to accelerate the operation and optimize the availability of hardware resource are discussed. |
| |
| Keywords: | FIR filter windows function FPGA VHDL |
| 本文献已被 CNKI 等数据库收录！ |
