|
|||||
|
|
| 数字逻辑电路的竞争与险象分析 | |
| 引用本文： | 库少平,胡伟莉. 数字逻辑电路的竞争与险象分析[J]. 电子工艺技术, 2003, 24(4): 170-171,176 |
| 作者姓名： | 库少平 胡伟莉 |
| 作者单位： | 武汉理工大学,湖北,武汉,430070 |
| 摘 要： | 对于数字逻辑电路，由于外界多个输入信号的同时改变，以及自身电路的传输延迟，因而普遍存在竞争现象。本文全面分析组合逻辑电路和时序逻辑电路中竞争出现的条件，对于会导致险象的临界竞争，针对不同的逻辑电路类型分别指出消除险象的具体措施。所得结论对数字逻辑电路分析和设计具有一定指导作用。 |
| 关 键 词： | 数字逻辑电路 竞争 险象 |
| 文章编号： | 1001-3474(2003)04-0170-02 |
Analysis on Race and Hazard of Digital Logic Circuits |
|
| Abstract: | |
| Keywords: | Digital logic circuits Race Hazard |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |
