| 2.4GHz频率综合器中低杂散锁相环的设计 |
| |
| 引用本文： | 郇昌红,吴秀山,吕威.2.4GHz频率综合器中低杂散锁相环的设计[J].微电子学,2013,43(3). |
| |
| 作者姓名： | 郇昌红 吴秀山 吕威 |
| |
| 作者单位： | 中国计量学院机电分院,杭州,310018 |
| |
| 基金项目： | 浙江省自然科学基金资助项目 |
| |
| 摘 要： | 在带电荷泵的锁相环频率综合器中,设计低杂散锁相环的关键是减少鉴频鉴相器和电荷泵的非理想特性以及提高压控振荡器的性能.采用TSMC 0.18 μm CMOS工艺,设计了一种改进型锁相环电路.仿真结果显示,在1.8V基准电压供电时,电荷泵电流在0.3～1.6V电压范围内匹配度小于1μA,电流失配率小于0.2％,压控振荡器在中心频率2.4 GHz频偏1 MHz时的相位噪声为-124.3 dBc/Hz@1 MHz,环路参考杂散降为-60 dBm.
|
| 关 键 词： | 锁相环 频率综合器 电荷泵 参考杂散 相位噪声 |
Design of Low Spur PLL for 2.4 GHz Frequency Synthesizer |
| |
| HUAN Changhong,WU Xiushan,L Wei.Design of Low Spur PLL for 2.4 GHz Frequency Synthesizer[J].Microelectronics,2013,43(3). |
| |
| Authors: | HUAN Changhong WU Xiushan L Wei |
| |
| Affiliation: | HUAN Changhong
,
WU Xiushan
,
L(U) Wei |
| |
| Abstract: | |
| |
| Keywords: | Phase locked loop Frequency synthesizer Charge pump Reference spur Phase noise |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《微电子学》浏览原始摘要信息 |
|
点击此处可从《微电子学》下载全文 |
|
