| 32位RISC微处理器内部时钟电路的设计 |
| |
| 引用本文： | 张春朋,李跃进. 32位RISC微处理器内部时钟电路的设计[J]. 微处理机, 2004, 25(5): 10-13 |
| |
| 作者姓名： | 张春朋 李跃进 |
| |
| 作者单位： | 西安电子科技大学微电子所,西安,710071 |
| |
| 摘 要： | 本文介绍了一种用于32位超标量RISC微处理器(SM603e)内部时钟产生器的锁相环电路。该锁相环的锁定时间低于15us，功耗小于10mW。文中主要讨论了鉴频鉴相器、电荷泵、滤波器以及压控振荡器的电路实现方案并且给出了部分仿真波形。锁相环支持内外时钟频率比是：1、1．5、2、2．5、3、3．5、4，而且支持多种静态功耗管理下的掉电功能。
|
| 关 键 词： | 微处理器 锁相环 电荷泵 鉴频鉴相器 压控振荡器 |
| 文章编号： | 1002-2279(2004)05-0010-04 |
| 修稿时间： | 2003-10-29 |
Design of Internal Clock Circuit for A 32-b RISC Microprocessor |
| |
| ZHANG Chun-peng,LI Yue-jin. Design of Internal Clock Circuit for A 32-b RISC Microprocessor[J]. Microprocessors, 2004, 25(5): 10-13 |
| |
| Authors: | ZHANG Chun-peng LI Yue-jin |
| |
| Abstract: | A Phase-Locked Loop (PLL) suitable for the clock generation of a 32-b superscalar RISC microprocessor (SM603e) is described.PLL lock time is below 15us,power dissipation is below 10mw.The circuits realization of PFD,charge-pump,filter and VCO of the PLL are mainly considered in this paper.Some simulation results are given.The PLL supports internal to external clock frequency ratios of 1,1.5,2,2.5,3,3.5,4 as well as numerous static power down nodes for SM603e. |
| |
| Keywords: | Microprocessor PLL Charge-pump PFD VCO |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
