基于NIOSⅡ处理器的多通道ns级时序控制同步机设计 |
| |
作者姓名: | 张荣 黄海莹 李春枝 卫剑峰 蒋宇 |
| |
作者单位: | 中国工程物理研究院总体工程研究所,四川绵阳,621900 |
| |
基金项目: | 中物院总体所创新与发展基金 |
| |
摘 要: | ns级时序控制同步机主要用于多套高速数据采集系统、多套高速摄影测试系统的精确同步触发、精确延时触发控制等方面,对军工靶场试验测试具有重要意义;详细介绍利用NIOS Ⅱ软核处理器设计嵌入式五通道ns级时序同步机的软硬件实现技术,实现了五通道ns时序参数的输入、存储、整定以及时序输出控制等;时序在线跟踪测试表明,该同步机完全满足设计要求,其各通道时序控制精度为20ns,单通道时间设置范围为20ns至100s,可应用于工程实际测试;本同步机的设计技术对相关开发人员具有一定的参考意义。
|
关 键 词: | NIOSⅡ处理器 ns 时序控制 同步机 |
本文献已被 CNKI 万方数据 等数据库收录! |
|