| 基于时钟同步技术在数据采集系统中的应用 |
| |
| 引用本文： | 范业明,刘增武.基于时钟同步技术在数据采集系统中的应用[J].计算机与数字工程,2011,39(2):98-101. |
| |
| 作者姓名： | 范业明 刘增武 |
| |
| 作者单位： | 大连测控技术研究所,大连,116013 |
| |
| 摘 要： | 介绍了一种系统时钟信号同步设计。为了提高系统时钟同步技术以及系统的可靠性,以现场可编程阵列（FPGA）代替传统的处理器为控制核心,采用锁相环（PLL）和Verilog硬件描述语言进行设计,达到复位实现时钟同步目的。实践证明,该设计运行稳定,可靠性强,适合在高速工作时钟下工作。
|
| 关 键 词： | 现场可编程门阵列 锁相环 同步复位模块 |
Clock Signal Synchronization Technology for Data Collection System |
| |
| Fan Yeming,Liu Zengwu.Clock Signal Synchronization Technology for Data Collection System[J].Computer and Digital Engineering,2011,39(2):98-101. |
| |
| Authors: | Fan Yeming Liu Zengwu |
| |
| Affiliation: | Fan Yeming Liu Zengwu(Dalian Scientific Test&Control Technology Institute,Dalian,116013) |
| |
| Abstract: | |
| |
| Keywords: | FPGA PLL clock signal synchronization reset model |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
