| 基于VHDL的ATM交换单元的输出缓冲设计 |
| |
| 引用本文： | 崔志刚,张雅绮,关欣. 基于VHDL的ATM交换单元的输出缓冲设计[J]. 测控技术, 2004, 23(Z1): 185-187 |
| |
| 作者姓名： | 崔志刚 张雅绮 关欣 |
| |
| 作者单位： | 天津大学,电子信息工程学院,天津,300012 |
| |
| 摘 要： | 输出缓冲是ATM交换结构缓冲设计中的主要部件,它可用于改善信元对资源的竞争问题.本文使用硬件描述语言VHDL设计了ATM交换单元的输出缓冲,并用Modelsim和Quartus对设计描述进行了仿真和综合.结果表明该设计满足系统设计要求,能够较好地解决ATM交换的出线竞争问题.
|
| 关 键 词： | ATM交换 输出缓冲 VHDL VHDL 交换单元 输出缓冲 缓冲设计 Based Unit ATM Switch Buffer Output 出线 系统设计 结果 综合 仿真 设计描述 Quartus Modelsim 描述语言 硬件 使用 |
| 文章编号： | 1000-8829(2004)S0-0185-02 |
Design of Output Buffer of ATM Switch Unit Based on VHDL |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
