| 一种4-Mb高速低功耗CMOS SRAM的设计 |
| |
| 引用本文： | 石乔林,李天阳,张树丹,薛忠杰.一种4-Mb高速低功耗CMOS SRAM的设计[J].微电子学与计算机,2005,22(11):63-66. |
| |
| 作者姓名： | 石乔林 李天阳 张树丹 薛忠杰 |
| |
| 作者单位： | 1. 江南大学信息工程学院,江苏,无锡,214036
2. 中国电子科技集团58研究所,江苏,无锡,214035 |
| |
| 摘 要： | 高性能的系统芯片对数据存取速度有了更严格的要求,同时低功耗设计已成为VLSI的研究热点和挑战.本文设计了一款4-Mb(512K×8bit)的高速、低功耗静态存储器(SRAM).它采用0.25μm CMOS标准工艺和传统的六管单元.文章分析了影响存储器速度和功耗的原因,重点讨论了存储器的总体结构、灵敏放大器及位线电路.通过系统优化,达到15ns的存取时间.
|
| 关 键 词： | 静态存储器 灵敏放大器 存取时间 |
| 文章编号： | 1000-7180(2005)11-063-03 |
| 修稿时间： | 2005年4月1日 |
A 4-Mb High-Speed and Low Power CMOS SRAM |
| |
| SHI Qiao-lin,LI Tian-yang,ZHANG Shu-dan,XUE Zhong-jie.A 4-Mb High-Speed and Low Power CMOS SRAM[J].Microelectronics & Computer,2005,22(11):63-66. |
| |
| Authors: | SHI Qiao-lin LI Tian-yang ZHANG Shu-dan XUE Zhong-jie |
| |
| Abstract: | |
| |
| Keywords: | SRAM Sense amplifier Access time |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
