| 学习策略实现的条件和加法器通路时延故障测试生成 |
| |
| 引用本文： | 杨德才,陈光(踽),谢永乐. 学习策略实现的条件和加法器通路时延故障测试生成[J]. 仪器仪表学报, 2007, 28(9): 1577-1582 |
| |
| 作者姓名： | 杨德才 陈光(踽) 谢永乐 |
| |
| 作者单位： | 电子科技大学自动化工程学院,成都,610054 |
| |
| 摘 要： | 时延故障对高速运算电路性能有着关键性的影响，本文对高速加法器之一的条件和加法器的通路时延故障作了研究。首先对其提出了一种可测性设计，主要特点是硬件成本低和测试向量少，且实现了完全的无险象强健时延故障可测性。在此基础上，进一步提出了一种学习策略的方法，实现了任意位数条件和加法器通路时延故障的测试生成，使得测试难度下降，测试时间缩短，测试效率提高。仿真实验结果表明了该方案的有效性。
|
| 关 键 词： | 条件和加法器 可测性设计 学习策略 通路时延故障 双向量测试 |
| 修稿时间： | 2006-10-01 |
Learning-based test generation for path delay fault of conditional sum adders |
| |
| Yang Decai,Chen Guangju,Xie Yongle. Learning-based test generation for path delay fault of conditional sum adders[J]. Chinese Journal of Scientific Instrument, 2007, 28(9): 1577-1582 |
| |
| Authors: | Yang Decai Chen Guangju Xie Yongle |
| |
| Affiliation: | School of Automation Engineering, University of Electronic Science and Technology of China, Chengdu 610054, China |
| |
| Abstract: | |
| |
| Keywords: | conditional sum adder design for testability learning strategy path delay fault two-pattern test |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
