| USB中的CRC校验原理及其Verilog HDL语言实现 |
| |
| 引用本文： | 廖坚,于海勋.USB中的CRC校验原理及其Verilog HDL语言实现[J].计算机工程与设计,2005,26(11):3127-3129. |
| |
| 作者姓名： | 廖坚 于海勋 |
| |
| 作者单位： | 西北工业大学,陕西,西安,710072 |
| |
| 摘 要： | 在数据和控制信息中加上循环冗余码是通用串行总线（USB）协议中一个重要的错误检测措施。接收端通过进行循环冗余校验（CRC），可以检测包在传输过程中是否发生损坏。硬件描述语言Verilog HDL常用于数字电子系统性设计，设计者可用它进行各种级别的逻辑设计。介绍了循环冗余码基本原理、USB协议中的循环冗余校验以及CRC校验的串、并行设计和Verilog HDL代码实现。
|
| 关 键 词： | 通用串行总线 循环冗余校验 Verilog HDL代码 仿真 |
| 文章编号： | 1000-7024（2005）11-3127-03 |
| 收稿时间： | 2004-09-27 |
| 修稿时间： | 2004-09-27 |
CRC principle in USB and implementing with Verilog HDL |
| |
| LIAO Jian,YU Hai-xun.CRC principle in USB and implementing with Verilog HDL[J].Computer Engineering and Design,2005,26(11):3127-3129. |
| |
| Authors: | LIAO Jian YU Hai-xun |
| |
| Abstract: | |
| |
| Keywords: | USB CRC verilog HDL program simulation |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
