|
|||||
|
|
| HR-2 DSP核的周期精度模拟器设计 | |
| 作者单位： | ;1.清华大学微电子学研究所 |
| 摘 要： | HR-2(华睿2号)是核高基重大专项中面向雷达应用的一款高性能数字信号处理器。为了给HR-2 DSP核开发提供一款模拟器以进行性能评测和优化指导,并提前进行多核架构的探索,提出一种高效的周期精度软件模拟器建模方法。首先分析该处理器的流水线结构,指令动态执行和分支预测机制,然后使用LISA语言在PD(Processor Designer)工具中对该处理器的流水线、指令集和寄存器重命名等内容进行设计实现,从而开发出HR-2 DSP核的周期精度模拟器模型。实验结果表明,基于该建模方法开发的模拟器周期精度误差在10%以内,可以进行高精度的处理器性能评测和各种模式下的架构探索。 |
| 关 键 词： | 数字信号处理器 模拟器 周期精度 流水线 LISA语言 |
DESIGNING CYCLE ACCURATE SIMULATOR FOR HR-2 DSP |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ | |
