| 宽带DRFM雷达干扰机信号处理模块设计 |
| |
| 引用本文： | 杨,春.宽带DRFM雷达干扰机信号处理模块设计[J].电讯技术,2012,52(6):918-921. |
| |
| 作者姓名： | 杨 春 |
| |
| 作者单位： | 中国西南电子技术研究所,成都,610036 |
| |
| 摘 要： | 给出了宽带数字射频存储器(DRFM)雷达干扰机信号处理模块组成框图以及信号处理流程,描述了模块实现的关键技术,特别是在FPGA中实现高速信号并行处理的方法.该信号处理模块可以提供1 GHz瞬时处理带宽,存储深度达到2 048 μs,可实现对新体制宽带雷达有效干扰,具有广阔的应用前景.
|
| 关 键 词： | 雷达干扰机 数字射频存储器 信号处理 高速传输 并行处理 |
Design of signal processor for wideband DRFM radar jammer |
| |
| YANG Chun.Design of signal processor for wideband DRFM radar jammer[J].Telecommunication Engineering,2012,52(6):918-921. |
| |
| Authors: | YANG Chun |
| |
| Affiliation: | YANG Chun(Southwest China Institute of Electronic Technology,Chengdu 610036,China) |
| |
| Abstract: | The composition block diagram and signal processing flowchart of the signal processor for wideband digital RF memory(DRFM) jammer are provided.The key technology of realizing the processor module is described with focus on solution to parallel high-speed signal processing in FPGA.This module can give 1 GHz processing bandwidth and 2 048 μs memory depth.It can jam new system wideband radar effectively and has wide applications. |
| |
| Keywords: | radar jammer DRFM signal processing high-speed transmission parallel processing |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《电讯技术》浏览原始摘要信息 |
|
点击此处可从《电讯技术》下载全文 |
|
