| 低密度奇偶校验码在数字信号处理器上的实现 |
| |
| 引用本文： | 陈燕.低密度奇偶校验码在数字信号处理器上的实现[J].华侨大学学报(自然科学版),2010,31(2). |
| |
| 作者姓名： | 陈燕 |
| |
| 作者单位： | 华侨大学,信息科学与工程学院,福建,泉州,362021 |
| |
| 基金项目： | 华侨大学科研基金资助项目(08HZR15) |
| |
| 摘 要： | 研究低密度奇偶校验码(LDPC)的数字信号处理实现,并采用TMS320C5409DSP芯片进行算法实现.优化和积算法中的具体运算,调整译码顺序,将硬判决放入变量节点中运算,校验和放入校验节点运算中,避免重复寻址,给出与现场可编程门阵列的通信方法.在时钟频率为20 MHz,译码迭代次数为10次时,测试得到的速率为20.4 kbit.s-1.
|
| 关 键 词： | 低密度奇偶校验码 数字信号处理器 译码 校验 |
Implementation of an LDPC on DSP |
| |
| CHEN Yan.Implementation of an LDPC on DSP[J].Journal of Huaqiao University(Natural Science),2010,31(2). |
| |
| Authors: | CHEN Yan |
| |
| Affiliation: | College of Information Science and Engineering;Huaqiao University;Quanzhou 362021;China |
| |
| Abstract: | |
| |
| Keywords: | low-density parity-check codes digital signal processor decoding checking |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
