|
|||||
|
|
| 用Verilog实现基于FPGA的通用分频器 | |
| 引用本文： | 唐晓燕,梁光胜,王玮.用Verilog实现基于FPGA的通用分频器[J].电子与电脑,2006(5):127-129. |
| 作者姓名： | 唐晓燕 梁光胜 王玮 |
| 作者单位： | 华北电力大学(北京)信息工程系 |
| 摘 要： | 在复杂数字逻辑电路设计中,经常会用到多个不同的时钟信号。介绍一种通用的分频器,可实现2～256之间的任意奇数、偶数、半整数分频。首先简要介绍了FPGA器件的特点和应用范围。接着介绍了通用分频器的基本原理和分类,并以分频比为奇数7和半整数6.5的分频器设计为例,介绍了在Qua |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |
