首页 | 官方网站   微博 | 高级检索  
     

数字演化硬件的函数级在线进化技术研究
引用本文:平建军,王友仁,高桂军,孔德明,姚睿,张砦.数字演化硬件的函数级在线进化技术研究[J].高技术通讯,2009,19(1).
作者姓名:平建军  王友仁  高桂军  孔德明  姚睿  张砦
作者单位:南京航空航天大学自动化学院,南京,210016
基金项目:国家自然科学基金,航空科学基金 
摘    要:采用基于现场可编程门阵列(FPGA)模型的数字电路函数级在线自适应进化方法,提出了一种新的有效的进化策略:根据目标电路的功能组成将目标电路分解为多个子模块单元,然后对多个子模块单元分别进行进化设计,再利用子模块单元进行预期目标数字电路的在线进化,以降低每一级进化的染色体长度和提高收敛速度.以4×2乘法器电路为例,用这种方法成功实现了数字电路在线进化,结果表明,与逻辑门级进化方法相比,该方法改善了在线进化时存在染色体过长、收敛速度缓慢、测试评估困难的状况,收敛速度提高了5倍左右.

关 键 词:演化硬件  数字电路  在线进化  函数级进化

Research on the technology for on-line evolution of digital hardware at function level
Ping Jianjun,Wang Youren,Gao Guijun,Kong Deming,Yao Rui,Zhang Zhai.Research on the technology for on-line evolution of digital hardware at function level[J].High Technology Letters,2009,19(1).
Authors:Ping Jianjun  Wang Youren  Gao Guijun  Kong Deming  Yao Rui  Zhang Zhai
Affiliation:Ping Jianjun,Wang Youren,Gao Guijun,Kong Deming,Yao Rui,Zhang Zhai(College of Automation and Engineering,Nanjing University of Aeronautics and Astronautics,Nanjing 210016)
Abstract:The paper presents a new strategy for effective evolution of digital hardware by using the on-line adaptive evolution of digital circuits at function level based on the field programmable gate array (FPGA) model. The strategy firstly divides the target digital circuit into several separate sub-units according to its functions, then makes on-line evolutionary design of every sub-unit, and lastly, on-line evolution of the desired circuit was implemented based on the designed sub-units. Thus, the length of chr...
Keywords:evolvable hardware  digital circuit  on-line evolution  function level evolution  
本文献已被 CNKI 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号