| 一种基于FPGA的高精度同步信号生成设计与实现 |
| |
| 引用本文： | 陈昱均,孙希延,纪元法. 一种基于FPGA的高精度同步信号生成设计与实现[J]. 桂林电子科技大学学报, 2015, 0(3): 178-181 |
| |
| 作者姓名： | 陈昱均 孙希延 纪元法 |
| |
| 作者单位： | 桂林电子科技大学 信息与通信学院,广西 桂林,541004 |
| |
| 基金项目： | 国家自然科学基金(61162007,61271284,61362005);广西自然科学基金(2013GXNSFA019004);广西无线宽带通信与信号处理重点实验室主任基金(GXKL0614102) |
| |
| 摘 要： | 针对特定通信系统中需要实现快速、高精度的时间同步需求，设计了一种基于 FPGA 同步信号生成的系统方案。系统以C/A码码片为最小时间刻度，通过对信号中码片数计数输出秒脉冲信号，并在同源情况下，根据码相位累加器溢出后残余值的特点，调整秒脉冲信号的输出位置。结果表明，调整后的秒脉冲信号同步精度能达到纳秒级，在工程上具有一定的应用价值。
|
| 关 键 词： | 秒脉冲信号 码相位累加器 同步精度 |
Design and implementation of a generation of nanosecond synchronization signal based on FPGA |
| |
| Chen Yujun , Sun Xiyan , Ji Yuanfa. Design and implementation of a generation of nanosecond synchronization signal based on FPGA[J]. Journal of Guilin University of Electronic Technology, 2015, 0(3): 178-181 |
| |
| Authors: | Chen Yujun Sun Xiyan Ji Yuanfa |
| |
| Affiliation: | Chen Yujun;Sun Xiyan;Ji Yuanfa;School of Information and Communication Engineering,Guilin University of Electronic Technology; |
| |
| Abstract: | |
| |
| Keywords: | 1PPS signal code phase accumulator synchronization precision |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
