| 高性能双模前置分频器设计 |
| |
| 引用本文： | 曾健平,谢海情,晏敏,曾云,章兢.高性能双模前置分频器设计[J].半导体技术,2007,32(1):65-67,73. |
| |
| 作者姓名： | 曾健平 谢海情 晏敏 曾云 章兢 |
| |
| 作者单位： | 湖南大学应用物理系,长沙,410082;湖南大学电气与信息工程学院,长沙,410082 |
| |
| 摘 要： | 提出了一种新颖的分频器设计方案,在高频段采用改进的CMOS源耦合逻辑(SCL)结构的主从D触发器进行分频,以满足高速要求;在低频段采用自锁存的D触发器进行分频.这种结构的D触发器不但具有锁存功能,而且所需的管子比主从式D触发器要少,以满足低功耗和低噪声要求.从而使总体电路实现高速、低功耗、低噪声要求.基于TSMC的0.18 μmCMOS工艺,利用Cadence Spectre工具进行仿真.该分频器最高工作频率可达到5 GHz,在27 ℃、电源电压为1.8 V、工作频率为5 GHz时,电路的功耗仅4.32 mW.
|
| 关 键 词： | 分频器 源耦合逻辑 D触发器 互补金属氧化物半导体 |
| 文章编号： | 1003-353X（2007）01-0065-03 |
| 修稿时间： | 2006-03-07 |
Design of High Performance Dual Modulus Divider-by Prescaler |
| |
| ZENG Jian-ping,XIE Hai-qing,YAN Min,ZENG Yun,ZHANG Jing.Design of High Performance Dual Modulus Divider-by Prescaler[J].Semiconductor Technology,2007,32(1):65-67,73. |
| |
| Authors: | ZENG Jian-ping XIE Hai-qing YAN Min ZENG Yun ZHANG Jing |
| |
| Affiliation: | a. Department of Applied Physics ; b. College of Electrical and Information Engineering, Hunan University, Changsha 410082, China |
| |
| Abstract: | |
| |
| Keywords: | divider SCL D-flip-flop CMOS process |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
