| 一种面积和速度折衷的3DES实现方案 |
| |
| 引用本文： | 胡永进,赵俭. 一种面积和速度折衷的3DES实现方案[J]. 电子技术, 2008, 45(3): 58-61 |
| |
| 作者姓名： | 胡永进 赵俭 |
| |
| 作者单位： | 解放军信息工程大学,电子技术学院;解放军信息工程大学,电子技术学院 |
| |
| 摘 要： | 文章首先分析了3DES算法的基本工作流程;然后在资源优先和速度优先两种实现方案的基础上,提出了一种面积和速度折衷的3DES算法实现方案;最后使用Altera公司的FPGA器件设计了该方案下的IP核,并描述了该方案下IP核主要模块的设计方法,分析比较了实验结果.
|
| 关 键 词： | 3DES FPGA 面积 速度 VHDL |
An Implementation Scheme of 3DES Compromising Area and Throughput |
| |
| Hu Yongjin,Zhao Jian. An Implementation Scheme of 3DES Compromising Area and Throughput[J]. Electronic Technology, 2008, 45(3): 58-61 |
| |
| Authors: | Hu Yongjin Zhao Jian |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
