| 9级时间延迟积分CMOS读出电路 |
| |
| 引用本文： | 谢文青,徐运华,张松,方家熊. 9级时间延迟积分CMOS读出电路[J]. 半导体光电, 2005, 26(Z1): 40-44 |
| |
| 作者姓名： | 谢文青 徐运华 张松 方家熊 |
| |
| 作者单位： | 中国科学院上海技术物理研究所,传感技术国家重点实验室,上海,200083 |
| |
| 摘 要： | 报道一种能够实现时间延迟积分(TDI)功能的单元CMOS读出电路,具有戽链器件(BBD)结构,其输入级为电容反馈互阻抗放大器(CTIA).介绍了读出电路的设计,并对该电路进行了功能仿真和流片验证.该芯片采用0.6 μm双层多晶硅双层金属CMOS工艺.测试结果表明,在常温下,本电路能够实现9级TDI功能,电荷处理能力为2.5 pC,工作电压5 V.最后讨论了电路存在的一些问题以及下一步努力的方向.
|
| 关 键 词： | 读出电路 TDI CMOS BBD CTIA 时间延迟积分 CMOS 读出电路 Integration Time Delay 方向 问题 存在 工作电压 能力 处理 电荷 测试结果 工艺 金属 双层多晶硅 芯片 验证 功能仿真 设计 |
| 文章编号： | 1001-5868(2005)S-0040-05 |
| 修稿时间： | 2004-11-22 |
CMOS Readout Circuit with 9-stage Time Delay and Integration |
| |
| XIE Wen-qing,XU Yun-hua,ZHANG Song,FANG Jia-xiong. CMOS Readout Circuit with 9-stage Time Delay and Integration[J]. Semiconductor Optoelectronics, 2005, 26(Z1): 40-44 |
| |
| Authors: | XIE Wen-qing XU Yun-hua ZHANG Song FANG Jia-xiong |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
