| 高速串行通信接口电路的CPLD实现 |
| |
| 引用本文： | 王彦芳,王小平,刘永军,雷宇. 高速串行通信接口电路的CPLD实现[J]. 微计算机信息, 2006, 22(14): 197-199 |
| |
| 作者姓名： | 王彦芳 王小平 刘永军 雷宇 |
| |
| 作者单位： | 1. 石家庄铁道学院;北京工业大学嵌入式系统实验室
2. 石家庄铁道学院 |
| |
| 基金项目： | 北京市嵌入式系统研究与开发项目;北京市重点实验室基金 |
| |
| 摘 要： | 利用CPLD芯片的大容量、可编程特性,设计了具有缓存功能的高速异步串行通信接口芯片,以满足日益提高的快速串行通信要求。着重介绍了该接口芯片的工作原理、硬件构成及部分模块的VHDL设计过程,并通过计算机仿真和实验证明了设计的正确性。
|
| 关 键 词： | 串行通信CPLD |
| 文章编号： | 1008-0570(2006)05-2-0197-03 |
| 修稿时间： | 2005-09-08 |
Realization of High speed Serial Communication Device in CPLD |
| |
| Wang Yanfang,Wang Xiaoping,Liu Yongjun,Lei Yu. Realization of High speed Serial Communication Device in CPLD[J]. Control & Automation, 2006, 22(14): 197-199 |
| |
| Authors: | Wang Yanfang Wang Xiaoping Liu Yongjun Lei Yu |
| |
| Abstract: | Making use of large inner capacity and programmable resource of a CPLD chip, a high speed UART with buffer bas been designed to meet communication requirement. This paper emphasized on principle, configuration and some modules design procedure. And a reasonable simulation result has been given. |
| |
| Keywords: | VHDL |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
