基于FPGA的精密离心机光栅信号细分系统

介绍一种基于FPGA的精密离心机光栅信号细分系统。说明了光栅信号的产生过程和基本处理方法,提出了一种综合EDA技术与光栅莫尔条纹电子学细分技术的设计方案。通过VerilogHDL实现该系统的主要设计,并利用ISE软件进行了仿真试验。试验表明,该系统具有捕捉速度快、跟踪精度高、相位误差小、成本低廉等特点。     

ARM和CPLD实现温室多路数据采集控制系统

本文针对现代温室控制中数据采集点数多的问题提出了一种基于高性能ARM控制器和CPLD的多路模拟量、数字量采集与控制系统设计方案,并给出了主要软件设计思路和仿真结果。该设计比传统的温室控制方案具有更高的数据处理能力和灵活性。     

流水线设计方法及应用

提出了一种流水线设计方法，介绍了VerilogHDL硬件描述语言的特点和QuartusⅡ设计软件，阐述了用流水线式的设计思想。以硬件描述语言设计的两种8位全加器为例，在QuartusⅡ设计软件的环境下仿真综合。并下载到实际系统中，模拟系统实际运行的最大频率，将两种设计方法进行比较。结果证明了采用流水线式的设计方法来提高系统的工作速度的可行性，而且此方法在高速系统设计中有良好的应用前景。     

模式匹配算法在FPGA芯片上的设计与实现

随着网络技术的发展,在硬件上增加模式匹配的功能模块,来提高网络数据处理速度的需求越来越普遍。对目前现有的模式匹配算法进行了研究,并结合数字逻辑电路的特点,在现场可编程门阵列（FPGA）芯片上实现了字符串的模式匹配功能。最后,借助电子设计自动化（EDA）工具对设计进行了验证和性能分析,结果表明符合设计需求。     

用于光纤光栅传感解调系统的线阵InGaAs驱动时序电路的设计

从理论上分析了线阵InGaAs光电探测器阵列在采用光谱成像技术的光纤光栅传感解调系统中的的成像原理,在此基础上,对日本滨淞光子公司生产的G9212 型号的线阵InGaAs结构、工作方式等光电信号处理过程进行讨论.针对该型号的光电探测器阵列设计了使其正常工作的驱动时序电路,并用Verilog HDL 语言进行模块描述和CPLD实现驱动时序电路的仿真.实验结果表明,设计符合光纤光栅传感解调系统中线阵InGaAs实际工作需要.     

基于FPGA的RTL级USB2.0协议层设计与实现

文中重点阐述了用VerilogHDL语言对USB2.0协议层关键模块的RTL级设计和验证工作,并在XILINX ISE软件平台上进行了FPGA综合。通过在ModelSim6.1上仿真和ISE7.1上综合,结果表明本文设计的USB协议层模块是正确的。     

LCoS微显的视频解码芯片配置方法设计

AD9883是一款全8位,转换速率最高可达140 MSPS的A/D转换芯片,300 MHz的模拟带宽支持转换图像的分辨率可达SXGA(1 280×1 024@75 Hz),因此在RGB图像处理、LCD监视器、平板显示以及微显示领域都得到了广泛应用。采用有限状态机(Finite state machine,FSM)的方法,基于VerilogHDL模拟I2C通信协议对AD9883进行初始化配置,使其能够适用于LCoS微显示控制电路的A/D转换要求。     

20×18位符号定点乘法器的FPGA实现

在数字信号处理中经常需要进行乘法运算,乘法器的设计对整个器件的性能有很大的影响,在此介绍20×18比特定点阵列乘法器的设计.采用基4-Booth算法和4-2压缩的方案,并采用先进的集成电路工艺,使用SMIC 0.18μm标准单元库,提高了乘法器的速度,节省了器件.利用Xilinx FPGA(xc2vp70-6ff1517)对乘法器进行了综合仿真,完成一次乘法运算的时间为15.922 ns,在减少乘法器器件的同时,提高了乘法器的速度,降低了器件的功耗.     

TD_SCDMA系统联合检测硬件实现

联合检测作为TD-SCDMA系统的关键技术之一,可以为系统降低干扰、提高频率利用率、扩大容量、削弱“远近效应”的影响、降低功控要求,而且,对降低无线网络成本也起到很大的作用。本文介绍了用硬件实现终端联合检测的方法,并给出仿真时序图。     

基于CPLD的接收机DAGC电路实现

介绍用VerilogHDL语言完成CPLD器件内部编程,实现跟踪雷达接收机的数字化自动增益控制的方法.