一种测量电信号基波分量的快速算法

针对传统的ＤＦＴ和ＦＦＴ算法的缺陷,讨论改进的受谐波干扰的电信号基波分量快速算法。此算法较大地提高了计算效率,可用于实时控制、无功功率和谐波补偿以及功率和能量实时计算等领域。     

A self‐calibrated delay‐locked loop with low static phase error

In conventional delay‐locked loop circuits, the charge and discharge of the charge pump result in mismatched current reflecting the size of the static phase error. The static phase error between feedback clock and reference clock is likely to be within tens or hundreds of picoseconds (ps). We thus propose an approach using digital calibration methods to reduce the charge pump current mismatch by means of the setup time of the D‐type flip flop. The setup time of D‐type flip flop is determined and duplicated to detect the phase error between the reference clock and feedback clock. It results in a very small static phase error between the reference clock and feedback clock. This paper used a 0.18 µm CMOS process design, with a reference frequency of 700 ~ 900 MHz. The active area is 0.031 mm², and the phase error after correction is less than 5 ps. Copyright © 2015 John Wiley & Sons, Ltd.     

高强钢用连续退火炉节能技术探讨

介绍和分析了高强钢连续退火炉最新节能技术的发展情况,通过分析各种加热和冷却技术,为以后退火炉的发展指明了方向。     

二维离散傅立叶-离散小波混合变换及其在超声波医学图像去噪中的应用

如果二维信号沿水平方向和沿垂直方向的干扰和噪声是异类的,如沿水平方向为窄带频率干扰,而沿垂直方向为高斯白噪声,使用传统的二维离散傅立叶离散变换(2-D Drr)或二维离散小波变换(2-D DWT)可能造成信号成分的丢失和不必要的计算,而采用[1,2]提出的一种混合的二维变换:二维离散傅立叶离散小波混合变换(2-D DFF-DWT),可有效Ё解决异类的干扰和噪声中的信号提取问题.本文在[1,2]的基础上,进一步补充了2-D DFT-DWT的定义和算法,指出这种混合变换可被用来从不同方向去除二维信号中的噪声和干扰.通过这种变换可以结合离散傅立叶变换和离散小波变换二者的优点从干扰和噪声中提取有效信号.本文通过对超声波医学图像去除斑点噪声的具体实例说明了它的应用.     

超大规模集成电路测试技术

随着系统集成度与加工技术的飞速发展，超大规模集成电路测试已经成为一个越来越困难的问题。测试的理论与技术已经成为VLSI领域中的一个重要研究方向。本文较全面的介绍了各种VLSI测试方法，并分析了各自的特点。最后预计了VLSI测试技术的发展趋势。     

E/D PMOS中的几种电路结构介绍

本文阐述了E/D PMOS工艺应用于电路设计的特点，重点分析几种常用的电路结构。     

Low-standby-current and high-speed SAFF with improved conditional-precharge modules

A new low-power and high-speed sense-amplifier-based flip-flop with improved conditional-precharge modules (LSCP-SAFF) is proposed. By employing a modified differential latch with one shared output holder for the 2nd-stage and taking a novel clocked NMOS transistor to improve timing performance, the LSCP-SAFF can achieve a much shorter static CLK-to-Q delay and D-to-Q delay than those of the original conditional-precharge sense-amplifier-based flip-flop (CP-SAFF). Rather than the traditional CP-SAFF, a novel conditional-precharge scheme is adopted in the present study so that the standby power reduction ratio has reached 69%. Post-layout simulation results show that the LSCP-SAFF, compared with the conventional DFF of a modern industrial CMOS standard cell library, suffer from neither timing nor area penalties. Not only so, it has achieved up to 38% of the dynamic power reduction ratio and 42% of power-delay-product (PDP) reduction ratio, respectively. In addition, driven by low swing clock signals, the LSCP-SAFF is superior in both the timing performance and the standby power. Last, the reliability analysis shows that the LSCP-SAFF is less noise sensitive because of its fully differential structure.     

具有90°可调移相的万兆以太网数据判决芯片设计

介绍了用法国OMMIC公司0.2μm GaAs PHEMT工艺设计的具有90°可调移相的万兆以太网数据判决芯片的模块及单元电路的结构,给出了仿真结果及版图,最后给出分析和结论.该芯片的判决电路采用 SCFL (源级耦合晶体管逻辑)的D触发器结构,根据矢量叠加原理设计,采用差动电流放大器构成可调移相器.该芯片可直接用于万兆以太网IEEE 802.3ae中10G BASE-R 和10G BASE-W的物理媒介配属层的时钟数据恢复模块中.     

嵌入式网卡芯片设计及其低功耗DFT技术考虑

针对目前应用于信息家电的以太网多芯片解决方案具有成本高、性能较低等问题,文章设计实现了一款以太网控制SoC单芯片。同时,为了获得较低的测试功耗,进行了可测试技术的低功耗优化。该芯片采用TSMC0．25／μm 2P4M CMOS工艺流片,裸片面积为4．8×4．6mm^2,测试结果表明,该嵌入式以太网控制SoC芯片的故障覆盖率可达到97％,样片的以太网数据包最高吞吐量可以达到7Mbits／s。     

[Os（PH3）2（CN）2（N^N）]配合物的结构和光谱分析水

捅姜：采用密度泛函方法从理论上研究了一类[Os（PH3）：（CN）：（N^N）][N^N=bpy（1）;N^N=phbpy（2）;bpy=2,2’-联吡啶;phbpy=4,4-双苯基-2,2＇-联吡啶]配合物的几何结构和光谱性质。采用含时密度泛函方法中的PBE0泛函,得到两个配合物的最低能单态吸收和磷光发射分别在471（1）、487（2）nm和619（1）、661（2）nm。1和2的高能占据分子轨道主要由金属Os和cN配体占据,而低能非占据分子轨道主要受N“N配体成份控制,因此1和2的最低能吸收被指认为MLCT跃迁,并混有少量的LLCT微扰,且其强度最大的高能吸收表现为配体（联吡啶）内部的电荷转移跃迁。计算结果表明,CN和联吡啶配体在跃迁过程中担当两个独立的发色团。与分子1相比,由于2在联吡啶配体上增加了盯共轭效应,导致其吸收和发射产生红移。