基于异常检测的NVP表决器

一般的表决器多是针对一维输出进行表决,构建表决器相对应的决策树,预先给出阈值来制定表决策略。但是对于多维输出的表决器研究相对较少,尤其是输出各个变量之间非独立的情况下,不能将多维输出的每个变量进行单独表决,否则会引入异常点,影响表决结果。实验表明,将异常检测技术引入到表决器中,净化需要表决的数据,可以提高表决结果的准确率。     

高性能容错处理核心的研究

本文提出了以三模冗余表决为基础构造容错处理核心的方案。三个ＣＰＵ模块采取松散同步的形式,只有在发生总线操作时才进行同步表决。在处理核心中采用了两级故障检测机制,以三模表决器作为第一级来保证处理核心有足够高的故障覆盖率;以ＣＰＵＡ模块的自检作为第二级来弥补表决器发现故障延迟的不足,缩短故障的潜伏时间。在表决器的设计中采取了表决器旁路及先编码、后表决的方法。先用编码的方式提取需要表决的数据的特征,然后     

Linux在S3C2410上移植的关键问题研究

ARM微处理器与Linux的结合逐渐在嵌入式领域得到了广泛应用。文中描述了将Linux移植到基于ARM$3C2410微处理器的目标板上的方法与技巧,介绍了一套实用的针对表决器系统嵌入式平台的Linux移植方法,包括交叉编译环境的创建,Bootloader的编译,Linux内核的修改、配置和编译,Cramfs文件系统的制作等。移植后的Linux内核大小可以控制在700kB以下,既保留了很好的稳定性、安全性,又成功得到了“瘦身”,减小了嵌入式平台上应用软件的开发难度,大大降低了嵌入式系统的开发成本。     

基于关键路径的三模冗余表决器插入算法

在FPGA的三模冗余设计中,寄存器的反馈环路会导致错误持续出现,严重影响三模冗余的容错性能,因此需要在寄存器的反馈环路上插入表决器。该文首次提出了一种针对映射后网表进行三模冗余设计的方法,同时提出了基于关键路径的表决器插入算法,该算法在表决器的插入时避开关键路径,缓解了三模冗余设计中插入表决器时增加延时的影响。与国外同类算法相比,该文算法在不降低电路可靠性的前提下,以不到1%的面积开销,使得关键路径延时减少3%~10%,同时算法运算速度平均提高35.4%。

     

提高电子表决投票系统可靠性的技术方案

对当前主流电子表决投票系统架构进行梳理,理论结合实际对系统存在的安全隐患进行分析归纳,找出关键原因。结合理论知识和现有系统特点,制定最优技术改进方案,暨组建环状总线通信网络结构,同时实现控制器双机热备功能。以最低成本优化了系统结构,提高了系统安全性和可靠性。同时注意改进方案带来的新问题,避免新方案带来新的不可靠因素。     

基于CC1100的新型无线投票表决器设计与实现

目前,在机关、学校和企事业单位会议中,经常要对某些议案进行表决以及对集体或者个人进行不记名民主测评。为此,需要研制一种无线会议表决系统,该系统要具有无需安装布线,适用于任何会场而不改变会场原始装修风格,并具有功耗低、功能强、可靠性高和使用方便等优点。为此,设计了一种基于MSP430F135单片机和CC1100的无线表决系统,在各种机关和企事业单位中有很高的推广和应用价值。简要介绍了MSP430135芯片以及射频模块CC1100的功能和特点,详细分析了该系统的电路组成和软件结构。     

用EWB软件实现电路的设计与仿真验证

本文依据逻辑组合电路的设计思路,介绍了用8选1数据选择器74LS151设计三输入多数表决器的设计过程,并运用EWB软件对这一电路进行了仿真设计及验证,使仿真软件在电路设计及验证方面发挥了很好的作用。     

H-BJ1型4余度信号表决器模块

介绍混合微电子模块H—BJl型4余度信号表决器的电路原理、元件选取、平面厚膜化、关键问题的解决办法，以及可靠性设计。     

一种具有TSC功能的TMR系统表决器设计方法

本文给出了一种具有完全臬校验功能的三模冗余系统表决器的设计方法。与以往有关ＴＭＲ自温度方面的研究相比，此电路是完全自校验的，它直接将表决器做成完全自校验的，不用在系统外另加冗余四阶累积量适于ＶＬＳＩ实现，此设计思想很容易扩展成Ｎ模冗余系统完全自校验表决器的设计。