排序方式: 共有19条查询结果,搜索用时 0 毫秒
1.
2.
3.
随着集成电路产业的迅速发展,CMOS工艺已进入≥22nm特征尺寸的研究。讨论了Halo结构在当前工艺尺寸等比例缩小挑战背景下的应用情况。与传统长沟器件结构进行了比较,指出由于短沟效应(SCE)和漏致势垒降低(DIBL)效应需要专门工艺来克服,Halo注入通过在沟道两侧形成高掺杂浓度区,达到对SCE和DIBL进行有效抑制的目的,现已成为备受关注的结构。针对有关Halo的研究内容进行综述,并对其在CMOS工艺等比例缩小进程中所起的作用进行评述,对Halo的发展趋势进行了展望。 相似文献
4.
5.
6.
使用三维模拟软件对具有FINFET的多栅结构(主要是双栅和三栅)进行了模拟,对比了双栅和三栅的I-V特性,发现三栅的特性要优于双栅;减小FIN宽度(即两个侧栅之间的距离),双栅和三栅结构特性之间的差距变小。 相似文献
7.
8.
利用自主开发的流体动力学模拟软件对亚50nm沟长双栅MOS场效应晶体管的特性进行了模拟,比较了不同沟道长度时电子温度和漂移速度沿沟道方向的分布,并讨论了器件的短沟效应。 相似文献
9.
给出包括栅电介质与耗尽层区域的边界条件和二维沟道电势分布.根据这个电势分布,得出高k栅介质MOSFET的阈值电压模型,模型中考虑短沟道效应和高k栅介质的边缘场效应.模型模拟结果和实验结果能够很好地符合.通过和一个准二维模型的结果相比较,表明该模型更准确.另外,还详细讨论了影响高k栅电介质MOSFET阈值电压的一些因素. 相似文献
10.
提出了DMOS器件的二维电荷阈值电压模型。基于沟道区杂质的二维分布,求解泊松方 程,得到沟道区中耗尽电荷总量,给出DMOS二维阈值电压模型的解析式。该模型的解析解与实验 结果和数值解相吻合。并对DMOS的短沟效应和阈值电压与沟道表面扩散浓度、沟道结深和沟道 长度等参数的关系进行了深入分析,给出了短沟DMOS器件阈值电压的解析式。文中还给出了沟 道表面掺杂浓度在2.0×1016cm-3到10.0×1016cm-3范围内DMOS器件的阈值电压简明计算式。该 模型解决了习用的DMOS器件阈值电压模型解析值比实验结果大100%以上的问题。 相似文献