全文获取类型
收费全文 | 590篇 |
免费 | 29篇 |
国内免费 | 22篇 |
学科分类
工业技术 | 641篇 |
出版年
2024年 | 1篇 |
2023年 | 4篇 |
2022年 | 3篇 |
2021年 | 10篇 |
2020年 | 4篇 |
2019年 | 6篇 |
2018年 | 1篇 |
2017年 | 5篇 |
2016年 | 7篇 |
2015年 | 18篇 |
2014年 | 37篇 |
2013年 | 25篇 |
2012年 | 29篇 |
2011年 | 44篇 |
2010年 | 38篇 |
2009年 | 48篇 |
2008年 | 57篇 |
2007年 | 41篇 |
2006年 | 44篇 |
2005年 | 36篇 |
2004年 | 29篇 |
2003年 | 42篇 |
2002年 | 14篇 |
2001年 | 24篇 |
2000年 | 14篇 |
1999年 | 8篇 |
1998年 | 9篇 |
1997年 | 8篇 |
1996年 | 6篇 |
1995年 | 4篇 |
1994年 | 3篇 |
1993年 | 5篇 |
1992年 | 1篇 |
1991年 | 6篇 |
1990年 | 4篇 |
1989年 | 4篇 |
1985年 | 2篇 |
排序方式: 共有641条查询结果,搜索用时 0 毫秒
1.
本文提出了一种自动的运动对象分割算法,利用浮点图像的轮廓进行区域分割,然后根据帧间运动信息进行区域合并,分割出视频序列中的运动物体。 相似文献
2.
Eclips测井系统对阿特拉斯生产的FMT仪器进行温度校正的20个主刻度数据都是浮点数据,利用COEFGEN程序产生的浮点校正数据输入到Eclips测井系统中对RFT进行温度校正,把RFT仪器的温度压力关系的十进制主刻度数据转换成Eclips测井系统对FMT仪器进行温度压力校正的浮点数据,对RFT仪器所测的泥浆柱压力值和地层压力值进行了实时测井校正,并分析了校正前后的误差。 相似文献
3.
浮点加法器是协处理器的核心运算部件,是实现浮点指令各种运算的基础,其设计优化是提高浮点运算速度和精度的关键途径。文章从浮点加法器算法和电路实现的角度给出设计方法,并且提出动态与静态结合设计进位链的方案以及前导O预测面积与速度的折衷方法。动态与静态结合设计进位链的方法有效地降低了功耗,提高了速度,改善了性能。目前已经嵌入协处理器的设计中,并且流片测试成功。 相似文献
4.
极富弹性的架构以及卓越的浮点性能赋予GPu越来越多的潜力,现在,GPU除了可以在3D游戏中大展身手以外,还进入到一个崭新的广阔空间,无论是高性能计算还是日常办公应用,GPU都扮演不可或缺的角色。[编者按] 相似文献
5.
6.
7.
1 引言开平方运算在用微机、单片机等构成的实时控制系统和测量仪器中有着广泛的应用。开平方运算的实现方法有多种:如牛顿迭代法、查表法、直线逼近法(线性化方法)和减奇效法等。对于查表法,当被开方数变化范围较大时,提高运算精度和减少内存占用量是相矛盾的;直线逼近法需要存贮各段线性逼近函数的斜率和截距值。当要求的运算精度增加时,线性段的划分越密,运算处理时间随着增加;牛顿迭代法是一种一致收敛的开平方算法,若初始值选取得合适,只需很少次甚至是一次迭代运算,即可得到满足给定精度要求的运算结果;减奇数法的缺点是运算时间与被开方数的大小有关。被开方数很大时,运算执行时间将很长。按文献提出的一元线性回归开方法、文献用 相似文献
8.
正近日,蓝宝科技与AMD携手共同发布了AMD FirePro W9100专业显卡,这也是全亚洲首次进行实体发布。AMD FirePro W9100在业界率先提供16GB GDDR5超高速显存容量,超过2 TFLOPS1双精度浮点计算,是目前业界最高规格的显卡产品。AMD FirePro W9100发布由AMD资深业务开发经理JC Baratault主讲,JC开场即下了这样的定义"AMD FirePro W9100是震撼全球的重量级产品,由OpenCL驱动,为实时 相似文献
9.
在科学计算、数字信号处理、通信和图像处理等应用中,除法运算是常用的基本操作之一。基于SRT 8除法算法,设计一个SIMD结构的IEEE 754标准浮点除法器,在同一硬件平台上能够实现双精度浮点除法和两个并行的单精度浮点除法。通过优化SRT 8迭代除法结构,提出商选择和余数加法的并行处理,并采用商数字存储技术降低迭代除法的计算延时,提高频率。同时,采用复用策略减少硬件资源开销,节省面积。实验表明,在40nm工艺下,本设计综合cell面积为18601.9681 μm2,运行频率可达2.5GHz,相对传统的SRT 8实现关键延迟减少了23.81%。 相似文献
10.
针对双精度浮点除法通常运算过程复杂、延时较大这一问题,提出一种基于Goldschmidt算法设计支持IEEE-754标准的高性能双精度浮点除法器方法。首先,分析Goldschmidt算法运算除法的过程以及迭代运算产生的误差;然后,提出了控制误差的方法;其次,采用了较节约面积的双查找表法确定迭代初值,迭代单元采用并行乘法器结构以提高迭代速度;最后,合理划分流水站,控制迭代过程使浮点除法可以流水执行,从而进一步提高除法器运算速率。实验结果表明,在40 nm工艺下,双精度浮点除法器采用14位迭代初值流水结构,其综合cell面积为84902.2618 μm2,运行频率可达2.2 GHz;相比采用8位迭代初值流水结构运算速度提高了32.73%,面积增加了5.05%;计算一条双精度浮点除法的延迟为12个时钟周期,流水执行时,单条除法平均延迟为3个时钟周期,与其他处理器中基于SRT算法实现的双精度浮点除法器相比,数据吞吐率提高了3~7倍;与其他处理器中基于Goldschmidt算法实现的双精度浮点除法器相比,数据吞吐率提高了2~3倍。 相似文献