基于VHDL的CCD驱动时序设计

本文介绍了使用一种标准的硬件描述语言VHDL编写CCD驱动电路的新方法，给出了时序仿真波形，并验证了其可行性。     

适用于快速平台测井的多通道核能谱测井仪设计

介绍一种基于快速平台测井要求的多通道核能谱测井仪设计方案。复杂可编程逻辑器件的应用使仪器功能增强，规模减小。该系统可对岩性密度长短源距脉冲信号、自然γ能谱脉冲信号进行多道脉冲幅度分析，并对补偿中子测井信号及井下多路常规模拟信号、脉冲信号进行数字化采集。数据传输采用曼彻斯特编码，传输方式可选择20kB／s半双工(兼容Atlas 3508)或下行20kB／s、上行41．66或93．75kB／s全双工方式(兼容Atlas WTS)，适应挂接到不同测井系统的需要。     

计算机高速并行通信的实现方案

利用CPLD芯片实现单片机与ISA总线接口之间的高速并行通信，给出系统的总体设计方法及程序框图。采用这种通信方式，在12MHz晶振的MCS51单片机控制的数据采集系统中，可以满足与PCI04 ISA总线接口实时通信的要求，通信速率达200khit／s。在开发工具MAX plusⅡ下，完成了整个设计的输入、编译和仿真，达到了预期效果。本设计方案能够推广应用到计算机的高速并行通信中。     

CPLD在雷达伺服轴角编码电路中的应用

介绍一种针对正、余弦旋转变压器—数字转换器(RDC)模块，用复杂可编程逻辑器件(CPLD)技术实现伺服轴角编码电路设计的方案。分析了轴角编码器系统中14XSZ系列旋转变压器—数字转换器的原理、轴角粗精组合原理及轴角纠错原理。详细介绍了CPLD的内部功能电路、CPLD轴角粗精组合和纠错实现电路，以及CPLD的工作时序图。提出了利用CPLD实现轴角粗精组合处理的方案，并通过了实际系统运行的考验，证明该方案可行。     

基于DSP的电力数据采集平台的设计与研究

介绍了一种用于电力系统的数据采集系统.该系统采用数字信号处理器(DSP)和复杂可编程逻辑器件(CPLD)作为核心芯片,给出了主要部分的电路及其原理、功能,系统中使用CPLD实现基本逻辑,使系统有足够的冗余和灵活性,具有可靠性高、可升级等优点.     

基于DSP+CPLD的高精度信号发生器

介绍了基于直接数字式频率合成(DDS)原理的全数字信号发生器(DSP),利用DSP芯片快速、高精度的运算优势以及CPLD芯片灵活的编程逻辑、大容量存储功能的特点,采用通用可编程芯片以及数字波形合成技术,形成高稳定、高精度、高动态的数字合成信号.该信号发生器可产生0～25 kHz的正弦波、三角波和方波,输出电压峰峰值为0～5 V,频率步进1 Hz,幅度步进0.001 V.     

双口RAM在大屏幕LED显示系统中的应用开发

双口RAM与常规RAM的最大区别是双口RAM具有两套独立的地址、数据和控制线,允许两个独立的CPU或控制器同时异步地访问存储单元,双口RAM由片内的仲裁逻辑来确定哪一侧的CPU可以访问内部RAM单元.IDT7132是2kB的标准双口RAM.文中重点介绍采用以自顶向下方法设计的基于CLD(复杂可编程逻辑器件)的大屏幕LED(发光二极管)显示系统中双口RAM的应用,并给出了系统设计方法及相关硬件电路.本设计中IDT7132双口RAM用来连接单片机信号处理模块和CPLD扫描模块.     

单片机+CPLD实现高速多串口电路设计

为适应某些应用场合高速多串口电路需求，文章介绍了基于单片机和CPLD实现的高速多串口电路的设计思想，硬件接口和软件编程技术，以及CPLD内部逻辑电路描述方法。     

基于MAX120的峰值电压检测及其与CPLD的接口

介绍了一种性能良好的A／D转换器MAX120，详细阐述了基于MAX120的数字式峰值电压检测器，并示出了其逻辑功能的Verjlog—HDL描述和与CPLD的接口电路，最后给出了在窄脉冲测试源作用下的实测结果。     

用CPLD实现总线扩展

文中介绍了一种用CPLD实现的总线扩展技术，该设计具有灵活和可编程的特点，并在单片机和DSP外部总线扩展中得到了多次应用。