排序方式: 共有35条查询结果,搜索用时 15 毫秒
1.
2.
基于通讯的NoC设计 总被引:2,自引:0,他引:2
近年来,一种全新的集成电路体系结构——Network on Chip(NoC)已经成为徽电子学科研究的热点佃题之一,其核心思想是将计算机网络技术移植到芯片设计中来,从体系结构上彻底解决片上通讯的瓶颈问题。文章提出了一种基于通讯的NoC设计方法,通过监控和协调NoC的网络通讯来获得更好的性能.并总结了实现该设计方法所必须研究的关键技术。 相似文献
3.
针对现有极化码软输出译码器存在的高资源消耗与低资源效率,设计了一种快速低复杂度软取消(Fast Reduced Complexity Soft-Cancelation,Fast-RCSC)译码算法及其译码器硬件架构。Fast-RCSC算法对内部特殊结点进行完整计算,在减少译码周期的同时仍有较好译码性能。基于不同特殊结点公式之间存在相似性,进而通过对引入的特殊结点模块进行计算结果复用以及计算模块分时复用,减少特殊结点模块资源消耗。通过共用存储单元以及对不足存储单元数据宽度的数据进行合并,降低存储资源消耗。在华润上华(Central Semiconductor Manufacturing Corporation,CSMC)180nm工艺下综合结果表明,设计的译码器在码长为1024的情况下,面积为2.92mm2,资源效率为245.2Mbps/mm2,相比现有软输出译码器有不同程度的提升。 相似文献
4.
针对片上网络中使用虚拟输出队列(VOQ)机制的路由器在网络拥塞时存在的头阻塞问题,提出负载均衡的AVOQ路由器架构。首先,输入缓冲区仍使用VOQ机制来处理头阻塞问题。其次,在路由计算模块自适应地选择输出端口,确保数据从较不拥塞的端口输出;在单个虚通道内自适应地读取数据包,确保下游不拥塞的流量能够在网络里流通。实验结果表明,相较于虚通道路由器和VOQ路由器,AVOQ路由器平均延时最多减少83.2%和57.1%,吞吐率最多增加72.7%和33.3%,功耗和面积开销可接受。该方案通过两个层级的自适应均衡全网的流量分布,缓解拥塞,进而降低头阻塞出现的可能性,并在头阻塞出现时消除其影响,提升网络性能。 相似文献
5.
为了更好地对3D视频中深度图进行编码,该文将3维高效视频编码(3D-HEVC)标准新引入了深度建模模式(DMMs),新模式在提高了编码质量的同时改进了原有算法的复杂度。在设计DMM-1编码器电路时,传统架构电路的编码周期均较长,只能满足较低分辨率和帧率的视频实时编码要求。为了进一步提高3D-HEVC中DMM-1编码器的性能,该文对DMM-1算法架构进行了研究,针对其中楔形块评估无数据相关性的特点,提出了一种5级流水线架构的DMM-1编码器硬件电路,以期能够降低一个深度块编码所需的编码周期,并使用Verilog HDL进行实现。实验表明:该架构与Sanchez等人(2017年)的工作相比,以电路门数增加约1568门为代价,可减少至少52.3%的编码周期。 相似文献
6.
一种FPGA验证系统串口通信的实现方法 总被引:2,自引:2,他引:0
介绍了一种为特定芯片设计的FPGA验证系统的设计方法,根据验证的需要,该FPGA验证系统包括FPGA、存储器接口电路、编程器接口电路和一些辅助的外设电路,其中比较重要的编程器部分由51单片机实现,在Windows环境下利用VC 6.0中的MSComm控件实现了PC机与编程器之间的串口通信.利用该FPGA验证系统,大大缩短了芯片的设计周期,提过设计效率,同时也节约不少成本,有一定的实践意义. 相似文献
7.
近年来,使用多核SoC代替传统的单处理器系统,在提高系统并行性方面显示出了巨大的优势.本文在已有层次化总线结构MPSoC的基础上,研究多核SoC原型芯片可扩展性设计问题.在RTL级设计了上述平台,并用FPGA进行原型验证,以流水矩阵乘法为例研究其在不同工作负载下的加速比变化.实验结果表明,在6个处理器的情形下,循环次数为6次时加速比仅为4.10;随着循环次数增多,加速比可达5.48.研究表明多核层次化总线原型芯片的性能提升百分比以及面积增加百分比与处理器数目成正比.可以通过增加处理器的数目来提升MPSoC原型芯片的性能. 相似文献
8.
提出一种补齐式准原地转置算法,利用方阵对角线对称位置小块数据互换的思想实现大规模矩阵的原地转置,构建一种提升存储资源利用率的转置策略:以短边为基准将矩阵补齐以便划分成数个方阵,再对每个方阵划分小方阵。利用分块读写的思想每次转置一对小方阵,实现行写行读,既提高存储器读写效率,又可以提高存储空间利用率,实验结果表明,相比非原地转置算法,存储空间最大降低49.5%,且对行列相差悬殊的矩阵具有良好的转置效率。 相似文献
9.
片上网络(NoC)系统级建模不仅可以提供高效的仿真环境,还可用于NoC设计空间探索研究。仿真速度是影响NoC性能的关键因素之一。设计了一种支持包-电路交换的NoC系统级模型并对其进行了优化。通过对仿真中的资源(模块数、线程数和信号数)进行定量分析,我们提出了一种弱化路由结点层次结构、进程归并和交叉开关虚拟化的优化方法。实验结果表明,优化后的仿真时间比原先最多减少了60.7%,平均减少了48.93%。 相似文献
10.
针对片上网络(NoC)中,多条数据流传输导致NoC负载分布不均衡问题,提出监测机制的全局负载均衡路由电路。该电路对NoC所有路由节点通信量监测统计,基于该全局监测结果,为目标流分配一条负载较小的路径,确保整个NoC实现负载均衡。实验结果表明,相较于原有的NoC,负载均衡NoC虽增加了24个周期的处理延迟,但总延迟最多降低30.9%,其负载量均方差最多减少28.8%,且面积开销在可接受范围之内。该方法能有效监测统计NoC中所有路由节点的负载量,选择负载量较小的通信节点来传输目标流,均衡整个NoC各路由节点负载,提升NoC性能。 相似文献