多核设计中的共享与分布式存储系统

在多核系统设计初期为存储结构的选择提供依据,将共享式存储结构与分布式存储结构在基于Simulink的多核设计模型中进行高层建模并量化对比.Motion-JPEG解码器的实验表明,共享式存储结构能够在多种抽象级别建模仿真,与分布式存储结构相比,实现简单,开发周期短;分布式存储结构则缩短了解码时间和数据通信时间.该量化结果为多核设计初期对存储器的选择提供了数据支持,为高性能多核设计提供参考.     

加快科技创新和成果转化大力推动高新技术及其产业发展

一、抓住机遇,迎接挑战,大力发展高新技术及其产业 当今世界,科学技术日新月异,知识经济正在兴起。近10年来,作为知识经济支柱的高新技术产业在全球蓬勃发展,创造了许多新产业、新产品、新服务,对人类生产、生活方式产生了巨大影响。未来的经济社会发展将更加依赖于科技创新和成果转化。迎接知识经济挑战,大力发展高新技术及其产业,已成为当今世界经济科技发展的主旋律。     

随机数发生器的噪声模型与快速仿真

在随机数发生器设计过程中,采用Spice虽然能对模拟电路进行比较精确的仿真,但耗时太久,同时它的数据处理工作也非常繁琐,不易进行统计分析。为了解决这一问题,在分析了一个分段线性映射的、决定论混沌的随机数发生器的基础上,根据它的混沌公式提出了基本的仿真原理。为了提高仿真的准确性,针对CMOS电路中主要的噪声,即MOS管的热噪声与闪烁噪声,建立了二种噪声仿真模型。在分析电路行为的同时,逐步提出了采用MATLAB/Simulink的随机数发生器单元电路模型,然后建立了随机数发生器系统模型,实现了快速计算过程。最后给出了系统模型的仿真测试结果。     

基于整数线性规划的MPSoC通信优化策略

摘要： 针对多处理器片上系统 (Multiprocessor System on chip,MPSoC) 的通信优化技术--通信流水线和消息聚合,其过度使用可能会导致系统同步开销上升从而带来整体系统性能降低的问题,提出了基于整数线性规划(Integer Linear Programming, ILP)的优化策略.该策略以综合优化系统通信和同步开销为目标,通过对通信流水线技术和消息聚合技术的合理规划,使系统性能达到最优.实验结果表明,基于ILP的通信优化策略能够充分发挥通信优化技术的优点,使系统性能显著提升.
关键词： 通信优化; 整数线性规划; Simulink
中图分类号： TP 31文献标志码： A     

用新的神经网络求解MCM系统划分问题

提出了一种新的自组织神经网络模型,这种网络克服了Ｋｏｈｏｎｅｎ自组织神经网络不能直接处理划分和布局问题的面积约束,邻域确定困难和学习速度慢等缺点,还将这一神经网络模型应用于以芯片间连线代价最小和时钟周期最小为优化目标的,以面积和是延为约束条件的性能驱动的ＭＣＭ系统划分中,算法不仅学习速度快,能够处理大规模电路划分问题,而且具有整体优化效果,本算法已用ＶｉｓｕａｌＣ＋＋编程实现,实验结果表明,这是一     

面向视频处理的高效二维流存储系统

为了解决高度并行的视频处理中存储系统的瓶颈问题,设计了一种高效的基于流的二维存储系统.该系统完成了二维逻辑空间到物理上多路并行存储器模块的映射.在二维逻辑空间中的每一个数据阵列都可以根据给出的基地址、二维偏移量、长度、数据粒度来进行灵活的流访问.数据在物理存储器上进行了交织存放以支持行阵列和列阵列的同时访问.该交织算法在之前的交织算法基础上做了面向流访问的改进.实验结果表明,在实时视频处理中,所述的二维流存储系统可以减少平均约32.0%的存储器访问率,以及25.4%的实时处理所需要的时钟周期数.     

一种基于JTAG协议的嵌入式调试接口设计方法

提出了一种新的嵌入式调试接口设计方法,设计者可以重用JTAG标准的串行接口进行监视,跟踪并分析在嵌入式微处理器上运行的程序.通过采用调试接口电路的流水线映像寄存器组和特殊数据通路,可以避免在CPU关键路径上插入扫描链实现"非侵入性"的调试功能.为了提高JTAG接口的数据传输效率,指令寄存器和相关控制逻辑被重新设计.在JTAG转换器的设计中,提出如何通过采用JTAG调试代理协议来简化调试工具的移植,这种方法通过了硅验证,调试接口已被成功应用于CK510平台上.     

一种新型的高性能带隙基准电压源

提出了一种新型的高性能带隙基准电压源,该基准电压源采用共源共栅电流镜提供偏置电流,减少沟道长度调制效应带来的误差,并增加1个简单的减法电路,使得偏置电流更好地跟随电源电压变化,从而提高电路的电源抑制比。整体电路使用CSMC 0.6μm CMOS工艺,采用Hspice进行仿真。仿真结果表明,在-50~ 100℃温度范围内温度系数为2.93×10-5℃,电源抑制比达到-84.2 dB,电源电压在3.5~6.5 V之间均可实现2.5±0.0012 V的输出,是一种有效的基准电压实现方法。     

一种异构双核系统芯片平台设计与实现

提出了一种基于CKCore RISC处理器和Spock DSP处理器的异构双核系统芯片平台(GEM-SoC).该平台通过提供可配的功能IP模块和灵活完善的软硬件架构,使得异构双核SoC设计更为准确高效.实验证明,GEM-SoC平台可以有效地加快Ogg解码应用的双核软件程序设计开发.原型芯片在37.68 MHz时钟频率时运行,即可实现实时Ogg音频解码播放,具有较好的功耗性能比.     

一种具有超低跳变电压点的电压比较器

针对CMOS集成电路中高精度低跳变电压点电压比较器设计的难点,设计了一种具有超低跳变电压点的新型电压比较器,其特点是利用输入失调电压来设置比较器的跳变点电压值,满足了许多需要用到此类比较器而用传统方法无法满足要求的场合,电路在1.2μmBiCMOS工艺下实现。比较器的跳变点电压低达45.5mV,且可以根据需要方便地予以调节.该比较器最小分辨率为±0.5mV,具有结构简单和通用性好的特点,可广泛应用于不同的SoC环境.