基于FPGA的改进DES加密算法的实现

本文针对基于FPGA硬件设计方法的特点,对DES(data encryption standard)加密算法进行了深入分析,提出了一种基于现场可编程阵列(FPGA)的DES改进算法.该算法采用3级流水线生成子密钥,提高了子密钥的生成速度;采用状态机方法控制子密钥的产生时间,避免出现时钟延时;而且S盒随时间的变化可动态刷新,从而实现牢不可破的"一次一密"的密码体制.最后给出了由VHDL描述语言实现的硬件算法,并在Xilinx Virtex-II Pro平台上进行了仿真实验,结果表明了硬件实现算法的正确性,而且系统硬件资源消耗有所降低,系统的处理速度得到较大提高.因此基于FPGA实现的DES加密算法适用于实时性较强的场合.     

选择分块SVM电容层析成像改进方法

针对SVM在处理具有样本集规模大的ECT系统数据时,存在ECT图像重建的成像精度不高和速度慢的问题,采用了选择分块支持向量机CSSVM算法。将ECT系统样本数据构成列数固定的样本矩阵,每个样本作为样本矩阵的行,66个电容值和66个敏感度值作为矩阵的列。该算法将大样本矩阵按照某一成像单元进行选择性分块,并形成多个小样本矩阵,再分别采用SVM算法进行训练和预测,将各个成像单元组合成像。数值实验证明,使用CSSVM新算法比单独使用SVM算法重建图像具有更高的分类准确率和更短的成像时间。     

基于ANSYS电容层析成像结构参数分析与优化

电容层析成像技术(ECT)是一种基于电容传感器机理的过程成像技术,以12电极电容阵列传感器ECT系统为背景,介绍了敏感场的计算方法,借助大型ANSYS有限元分析工具,建立电容传感器结构模型,并得到电极间敏感场的分布,为了避免粒子在全局附近振荡和粒子陷入局部最优,提出了改进PSO与改进混沌搜索策略的混合新算法.以敏感场整体灵敏度大小系统性能为目标,优化了电容传感器结构,寻找到的传感器最优结构参数.为电容层析成像系统图像重建提供了新思路.