基于FPGA的高效可伸缩的MobileNet加速器实现

MobileNet网络是一种广泛应用于嵌入式领域的深度神经网络,为了解决其硬件实现效率低的问题,同时达到在不同硬件资源下具有一定可伸缩性,提出了基于FPGA的一款MobileNet网络加速器结构,针对网络的堆叠结构特性设计了三级流水的加速阵列,并实现了在0～4000乘法器开销下都达到70％ 以上的计算效率.最终在XIL...     

一次快烧透明玻璃与印花装饰陶瓷砖复合板的研究

本文针对一次快烧的透明玻璃与印花装饰陶瓷砖复合板生产工艺中的特点与要求进行了比较详细的阐述,如:坯体、底釉、面釉、保色釉、消泡釉、透明玻璃熔块等方面,并从配方的视角提出实现这些工艺特点与要求的研发技术路线。目的在于对具有市场前景的一次快烧透明玻璃和印花装饰陶瓷砖复合板的生产技术作一较为全面的诠释。     

数字IC的射频电磁发射模型建模方法

针对传统方法无法直接得到芯片内核到外部引脚传输路径特性的问题,提出了一种简单有效的数字IC的电磁发射建模方法。该模型由内部活动模型和传输路径模型组成。利用嵌入式环形振荡器的直流响应和外源射频干扰效应,直接测量出芯片内核到外部引脚路径的电压传输率,有效抽取出传输模型结构。利用晶体管级Hspice仿真得到内部活动模型,获得了完整的电磁发射模型。在SMIC 130 nm 工艺的测试芯片上应用该模型,对比模型仿真结果与实物测量结果,验证了该模型建模方法的正确性。该方法可用于系统设计阶段,对数字IC的电磁发射进行预测,使系统能满足电磁发射的要求。     

探究公路施工技术管理的重要性

随着社会经济的不断发展,人们的物质文化水平不断提高,人们出行对公路的要求也不断增加。公路施工是一项较为复杂的工程,而且工程量比较大,施工时间比较长,受环境影响比较大。因此,为了确保公路的质量就需要加强对公路施工技术管理的认识,充分认识到公路施工技术管理的重要性。确保公路质量,实现公路工程的经济效益和社会效益,从而促进交通事业的发展。     

片上电磁干扰感应阵列的设计与FPGA验证

测量EMI在片上电源分配网络中的二维分布,对研究集成电路的电磁抗扰性非常重要,能用于验证电磁抗扰模型的正确性。提出的片上电磁干扰感应阵列(OCEMISA)是一种测量EMI在电源分配网络上二维分布的测量方法。OCEMISA包含数个感应单元,在电源分配网络上产生开关噪声作为反馈信号,其频率各不相等,且只受局部电源电压的影响。用频谱分析仪经由电源引脚探测反馈信号,观察其特征频率随EMI的变化,计算感应单元所在位置EMI的电压分量,并采用FPGA验证OCEMISA的基本功能。     

添加剂在改善釉浆性能上的应用

针对目前釉浆性能较易出现的各种问题从理论与实践的角度详细阐述各种新型添加剂的性能与应用。     

一种基于沙漏网络的多层次协同搜索方法

目前,人工智能快速发展,人们可以通过探索硬件设计空间使优秀的神经网络算法高效部署在FPGA加速器。然而,由于参数量大、操作过于复杂而导致算法与硬件难以匹配,加速效率不高。为了算法和硬件两者匹配性更强,提出了一种多层次协同搜索的方法,采用SPOS搜索策略并以检测准确率和延时为评估目标,搜索出最优神经网络架构、量化方式和硬件设计参数组合。该方法应用在姿态识别中具有优异性能的沙漏网络中,在获取候选子网络量化前、后的检测准确率的同时对硬件设计参数使用遍历搜索得到预估延时,根据目标函数获取最高得分的最优组合。为了保证获取的数据有效性,子网络需要进行重新训练、量化后重新推理得到检测准确率,获取硬件设计参数则利用基于Spinal HDL设计的加速器模板进行仿真测试得到测试延时。就平均而言,该方法比文献［1］减少了83.3%的参数,准确率只下降了0.69;比传统加速方法平均减少了33.2%参数量,准确率只下降了0.46,网络推理的测试总延时减少22.1%,在沙漏块的测试延时减少67.8%。总体而言,该协同搜索方法对于沙漏网络的优化有一定效果,比传统加速设计方法更有优势。     

可扩展毫米波宽带隔离器的便捷设计

针对传统滤波器形状复杂、参数数值奇异、设计繁琐的问题,提出了一种结构简单、易于绘制的宽带隔离器。这种隔离器呈楔形,由外框和内轨组成。每根内轨贡献一个小阻带。隔离器的阻带结构可以由不同位置处的多根内轨组合形成。扩展阻带带宽,增加新阻带,只需增加内轨,而不用重新设计隔离器。使用HFSS电磁场仿真对设计思想进行验证,并就内轨间距、轨线宽度等参数进行了分析。还使用印刷电路工艺,设计了原型隔离器,并进行实测。仿真和实测结果吻合,都具备阻带带宽为10 GHz,相对带宽超40%的宽带效果。它的结构和设计过程简单,可方便地嵌入集成电路芯片电源网中,即使数字工程师也容易掌握。隔离器还具有良好的可扩展性,便于阻带调节。     

Yolo神经网络在集成电路焊盘布局规则检测上的应用研究

为探索深度学习在集成电路设计自动化上的应用,以电源和接地焊盘的排列规则作为检查案例,研究了Yolo v3神经网络在版图检查上的可行性。采用Python脚本批量生成版图样本图片,并使用LabelImg进行标签标记。使用TensorFlow框架编写了基于Yolo v3的版图检查器。结果 显示,版图检查器在判断焊盘布局正确性上实现了高精确率与高召回率。此外,还通过调整版图的大小、形状、对称性与焊盘数目的方式对检查器进行了进一步测试。检查器仍表现卓越,体现出良好的扩展性。研究表明Yolo v3可以很好地找出焊盘布局的错误。深度学习在集成电路版图检查中的潜力大,值得继续探索。     

微控制器射频抗扰性与受测引脚类型的关系

针对微控制器抗扰性表征中杂波注入位置选取的问题,首次系统的研究了微控制器的射频抗扰性与杂波注入引脚类型之间的关系.对电源引脚、数据输入输出引脚和晶振引脚这三类受测引脚所对应的杂波传输路径建立模型,分析抗扰性的特性.发现不同引脚在中低频段的抗扰性都可以用特征值来表征,进而推导出计算此特征值的抗扰度公式.对多种微控制器的抗扰性进行测量,实验结果验证了抗扰度公式的合理性.此文加深了对复杂集成电路抗扰性机制的理解,为抗扰性受测引脚的选取和不同电路抗扰性的比较方法提供了依据.