排序方式: 共有11条查询结果,搜索用时 15 毫秒
1.
2.
UltraScale+ 架构 FPGA 采用 16 nm Fin FET 工艺,功耗低且性能高,但存在粒子翻转阈值下降及多位翻转增多等风险。基于线性能量传输 (LET) 等效机理,选取7Li3+、19F9、35Cl11,14+、48Ti10,15+、74Ge11,20+、127I15,25+、181Ta、209Bi 8 种重离子进行直接电离单粒子试验,建立单粒子闩锁 (SEL)、翻转阈值、翻转截面及多位翻转的测定方法。结合 LET 通量及 Fin FET 结构下的注射倾角,搭建甄别单位翻转及多位翻转的识别算法,能够实时处理并实现粒子翻转状态及多位翻转数据的可视化监控。所涉及的单粒子效应 (SEE) 分析方法能够较为全面地评估该电路的抗辐照特性。 相似文献
3.
4.
随着科技的发展,半导体元器件小型化、高性能、轻量化的需求日益迫切,塑封倒装焊技术得到了广泛应用。因为基板的易形变性及各封装材料间的热膨胀系数不匹配,焊点开裂成为影响封装可靠性的重要因素之一。为了研究倒装焊产品在封装制程中焊点开裂的失效原因,利用有限元分析(ANSYS)软件建立倒装焊塑封封装体有限元模型,模拟回流焊过程中的塑封基板形变与凸点应力分布,并分析焊点开裂失效的原因。结果表明,在回流焊过程中,基板形变量大于裸芯,外围凸点倾斜较大,承受的应力及应变能最大,外沿凸点为最易失效点,采用加载具作业可显著降低失效风险。 相似文献
5.
为满足集成电路自动测试设备(ATE)通道间信号同步的需求,基于FPGA提出了一种ATE激励信号传输延时误差的测量方法。该方法硬件结构简单,充分发挥了FPGA与ATE的特性。实验结果表明,该方法的测量结果与示波器测量结果误差在4%以内,能满足激励信号频率小于200 MHz的测量要求。 相似文献
6.
为了满足产品便携化和多功能化的需求,芯片设计正朝着多功能和大规模集成的趋势发展,集成电路封装也逐步向大尺寸、高密度的方向演进,特别是倒装芯片技术的应用,可以实现更高的封装密度和更快的信号传输速度。然而,不同材料的热膨胀系数存在差异,热失配容易引发互联凸点开路失效。为研究有机基板倒装焊集成电路在封装制程中失效的原因,采用扫描电子显微镜(SEM)结合有限元分析法,模拟有机基板在温度循环和回流焊过程中的应力分布状态并进行分析,结果表明,在回流焊过程中有机基板四周边缘位置的凸点所受应力较大。采用磁性载具和在焊盘上预制焊料的方法可以显著降低电路失效风险。 相似文献
7.
8.
随着深度学习的快速发展,神经网络和深度学习算法已经广泛应用于图像处理。基于FPGA的神经网络加速设计,搭建了以快速特征嵌入的卷积结构(Caffe)框架、卷积神经网络为核心的物体识别系统,该系统使用Zynq-7000系列异构多核架构芯片实现。完成了神经网络模型与参数的移植、多层结构的神经网络构建、计算密集度分析以及硬件加速设计。结果表明,设计的基于异构多核平台的Caffe框架物体分类系统实现了物体的识别和分类,且识别速度远超传统CPU架构的识别速度,从而为后续的深入研究提供一种新思路。 相似文献
9.
10.