由乙腈一步法制备乙酸丁酯的研究

以丁醇和制备丙烯腈的副产物乙腈为原料 ,采用一步法合成了乙酸丁酯。通过正交实验得到了影响反应的 4种因素。确定了最佳的工艺条件为 :催化剂的量为样品质量的 40 % ;n(CH3CN)∶ n(C4 H9OH) =1∶ 1 .0 5 ;反应温度为 1 0 5℃ ;反应时间为 8h。在此反应条件下 ,乙酸丁酯的收率为 88.8% ,纯度可达 99.5 %。并用气相色谱及红外光谱对产品的纯度进行了表征     

一种应用于流水线A/D转换器的数字校准算法

通过输入比较器阈值电压到流水线电路计算跳变点高度，重新计算权重，进行数字校准。这种校准方法与数字冗余结合，属于纯数字电路实现，在可实现性与可靠性上具有很大的优势。仿真结果表明，这种方法能保证高精度。     

新型基于源极跟随器的零极点型滤波器

提出一种新型基于源极跟随器的零极点型滤波器。提出的单支路全差分的双二阶单元采用两个前馈电容综合复数零点,用于实现连续时间零极点型滤波器。源极跟随器在电压域直接处理信号使得该双二阶单元以低功耗实现高线性度。利用CMOS0.18μm工艺级联实现了一个4阶切比雪夫Ⅱ型全差分低通滤波器。测试结果表明,滤波器带宽为2.75MHz,实现了带外下陷特性。在2V电源电压下,消耗电流为1.5mA,测得带内IIP3为5dBm。在三次谐波失真(HD3)为-46.3dB条件下滤波器的动态范围为65dB。     

带内噪声整形连续时间滤波器

提出了一种带内噪声整形连续时间滤波器,详细分析了滤波器的传输特性和噪声整形原理.采用0.18 μm CMOS工艺,设计了一个4阶巴特沃斯型全差分低通滤波器.仿真结果表明,滤波器的带内增益为10 dB, -3 dB频率为4.5 MHz;输出噪声的理论分析与仿真结果一致;在2.5 V电源电压下,消耗电流为0.8 mA, 带外IIP3为25.3 dBV,带外无杂散动态范围为65.3 dB.     

一种新的基于SRAM的快速综合技术

对静态随机存储器(SRAM)全定制设计过程中的版图设计工作量大、重复性强的问题进行了分析,并在此基础上提出了一种新的应用于SRAM设计的快速综合技术。这种技术充分利用SRAM电路重复单元多的特点,在设计过程中尽可能把电路版图的硬件设计转换为使用软件来实现,节省了大量的版图设计和验证的时间,从而提高了工作效率。这种技术在龙芯Ⅱ号CPU的SRAM设计中得到了应用;芯片采用的是中芯国际0.18μm CM O S工艺。流片验证表明,该技术对于大容量的SRAM设计是较为准确而且有效的。     

钎焊多层金刚石薄壁钻的性能研究

采用钎焊法制备多层金刚石薄壁钻,并对空白胎体及孕镶胎体的密度、抗弯强度等机械性能和钻头的使用性能在相同的工艺条件下与烧结钻头进行对比。结果表明:钎焊空白胎体和孕镶胎体的密度高,抗弯强度较大。钎焊钻头金刚石的出刃高度比烧结钻头提高了12.5%。钎焊钻头比烧结钻头的使用寿命提高了17.75%,但效率降低了4.63%。     

1.25～3.125 Gb/s连续数据速率CDR设计

设计了一款工作速率为1.25～3.125 Gb/s的连续可调时钟数据恢复(CDR)电路,可以满足多种通信标准的设计需求.CDR采用相位插值型双环路结构,使系统可以根据应用需求对抖动抑制和相位跟踪能力独立进行优化.针对低功耗和低噪声的需求,提出一种新型半速率采样判决电路,利用电流共享和节点电容充放电技术,数据速率为3.125 Gb/s时,仅需要消耗50 μA电流.芯片采用0.13 μm工艺流片验证,面积0.42 m㎡,功耗98 mw,测试结果表明,时钟数据恢复电路接收PRBS7序列时,误码率小于10-12.     

一种适用于无源射频电子标签改进型PMOS整流器

分析了二极管和COMS电压整流器的结构特点及性能.提出一种适用于射频电子标签的高效率改进型PMOS电压整流器,采用0.13 μmCMOS工艺进行模拟验证.ADS仿真表明在输入功率-10 dBm时,输出电压1 V、电流8 μA.此电路结构简单,减小了衬偏效应、改善了高频性能,提高了整流效率.根据欧洲EPC标准,最大工作距离可到8 m.     

WLAN时变信道下链路性能改进

在IEEE802.11n的MIMO信道模型基础上研究了时变信道下链路性能,提出了一种基于SNR动态调整调制编码方案(MCS)链路自适应方法。多普勒频移下利用基于长训练序列估计SNR动态调整MCS的方法来提高链路性能。仿真表明,该方法根据信道状况动态调整MCS,在数据吞吐率上有很大的提高。