首页 | 官方网站   微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   688410篇
  免费   26133篇
  国内免费   12277篇
工业技术   726820篇
  2023年   5444篇
  2022年   10428篇
  2021年   15240篇
  2020年   11404篇
  2019年   10985篇
  2018年   14544篇
  2017年   15593篇
  2016年   14817篇
  2015年   15411篇
  2014年   20769篇
  2013年   36155篇
  2012年   28905篇
  2011年   34368篇
  2010年   28634篇
  2009年   29336篇
  2008年   29265篇
  2007年   28602篇
  2006年   28158篇
  2005年   25085篇
  2004年   19385篇
  2003年   18159篇
  2002年   16979篇
  2001年   16070篇
  2000年   16072篇
  1999年   17889篇
  1998年   30980篇
  1997年   22394篇
  1996年   18121篇
  1995年   13929篇
  1994年   12032篇
  1993年   10952篇
  1992年   8156篇
  1991年   7260篇
  1990年   6833篇
  1989年   6222篇
  1988年   5772篇
  1987年   4937篇
  1986年   4683篇
  1985年   5069篇
  1984年   4593篇
  1983年   4111篇
  1982年   3783篇
  1981年   3814篇
  1980年   3499篇
  1979年   3350篇
  1978年   3336篇
  1977年   3750篇
  1976年   4847篇
  1975年   2850篇
  1973年   2730篇
排序方式: 共有10000条查询结果,搜索用时 15 毫秒
1.
In this paper, we present a novel memory access reduction scheme (MARS) for two-dimension fast cosine transform (2-D FCT). It targets programmable DSPs with high memory-access latency. It reduces the number of memory accesses by: 1) reducing the number of weighting factors and 2) combining butterflies in vector-radix 2-D FCT pruning diagram from two stages to one stage with an efficient structure. Hardware platform based on general purpose processor is used to verify the effectiveness of the proposed method for vector-radix 2-D FCT pruning implementation. Experimental results validate the benefits of the proposed method with reduced memory access, less clock cycle and fewer memory space compared with the conventional implementation.  相似文献   
2.
3.
4.
5.
6.
7.
8.
9.
10.
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号