压电能量采集器高效能量提取接口电路设计

压电能量采集器能把环境振动能转换为电能,该文基于如何将压电能量采集器转化电能最大化提取的研究,提出了一种压电能量采集器高效能量提取接口电路,采用有源二极管整流电路降低了整流过程中的导通压降损耗,电感同步开关电荷提取电路有效提取了寄生电容中储存的电能。利用华虹宏力0.11 μm CMOS工艺进行电路设计和版图布局。测试结果表明,接口电路可提取80.4%寄生电容中存储的电能,20 kΩ电阻负载下导通压降为20.2 mV,在加速度5g(g=9.8 m/s2)和频率40 Hz条件下平均提取功率是标准接口电路的2.58倍。该芯片可应用于基于振动能供电的无线无源传感节点等领域。     

一种应用于流水线ADC中的低压高速采样/保持电路

介绍了一种用于流水线模数转换器前端的低电压、低功耗、高速采样/保持电路。该电路基于电容翻转型结构,采用全差分折叠共源共栅两级运放,能实现高增益、大单位增益带宽和大摆幅。在SMIC 0.13μm工艺、1.2V电压下仿真,其性能满足10bit精度、120MHz采样频率的ADC的要求,整个电路功耗约15mW。     

基于皮尔斯振荡器的8MHz晶振电路设计

分析了石英晶体的等效模型和性能参数,设计了一款基于皮尔斯振荡器的8 MHz晶振电路,主要包括皮尔斯电路、使能控制及隔离电路、偏置电路和整形及电平移位电路.针对数字电路时钟为方波且数字电压域与模拟电压域不同的问题,设计了一个整形及电平移位电路,将晶体振荡器输出的正弦波整形成方波,且电路实现了双电压域工作.基于华宏0.11...     

12位电阻型DAC与失调自校正缓冲器的设计

设计了一种基于TSMC 0.18 μm 5 V/1.8 V CMOS工艺的12位电阻型DAC和缓冲器。该DAC采用两级电阻分压计结构,并提出了一种降低级间负载效应的方法。缓冲器运用自归零校正技术来校正失调,实现了轨到轨的输入和输出。在驱动3 kΩ电阻和15 nF电容负载时,测得芯片最大失调电压为600 μV。在100 Hz数据刷新率下,信噪比(SNR)为68.6 dB,无杂散动态范围(SFDR)为66.4 dB。